论文部分内容阅读
设计了一种适用于嵌入式应用的10位10MS/s逐次逼近模拟数字转换器。数字模拟转换器采用改进的分段电容阵列结构,有效地减小了电容面积和开关切换时的功耗。电容阵列采用中心对称技术,提高了电容匹配。使用采样时钟为主时钟和异步工作方式,避免了高频时钟的使用,同时优化控制逻辑来提高转换速度。电平转换模块将低电压数字逻辑信号提升为高电平模拟信号。采用UMC0.11μm 1P6MCMOS工艺验证。当采样频率为10MS/s、输入频率为100kHz左右正弦信号时,信号噪声畸变比(SNDR)为59.99dB,有效分辨率(E