论文部分内容阅读
基于FPGA的卷积码Viterbi译码器，其性能与译码算法参数设置密切相关。在采用VHDL语言设计实现译码器的基础上，通过仿真，分析了Viterbi译码器参数的设置情况，就幸存路径长度、编码存储度等参数对FPGA译码器性能的影响进行了讨论，并给出了这些参数的最佳取值。对卷积码编译码参数设计具有较好的指导性和实用性。