论文部分内容阅读
提出一种新型高性能容错结构设计,以解决多节点问题造成的锁存逻辑错误.通过对多节点翻转可容忍锁存器结构的改进,弥补多节点翻转容忍的不足,减少功耗和延时,并加强结构的稳定性.HSPICE仿真表明,新型锁存结构可以很好地容忍各种可能导致电路逻辑错误的软错误,且与DNCS和MNUTL相比,新型锁存器在功耗延时积上分别减少82.10%和73.57%.