论文部分内容阅读
ASIC集成电路设计开发中的瑕疵与电路故障是芯片实现的最大困难，本文详细介绍了基于130nm工艺的卫星导航抗干扰A/D芯片的可测性设计，并从测试的覆盖率、成本等方面提出了优化改进方案，该方案的测试覆盖率最高可达99.93%，并缩减了测试时间和成本，该芯片顺利通过量产，证明了可测试性设计的有效性。