论文部分内容阅读
针对高速网络的需求，介绍了一种高速静态存储器QDR Ⅱ SRAM，设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP，具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲，增加了系统存取的效率，设计通过仿真及实际验证，能够良好应用于系统时钟为800MHz的SOC环境中，满足功能和时序要求。