论文部分内容阅读
为了实现高速串行通讯,设计了基于FPGA的RS485总线的通讯接口,FPGA与DSP之间采用双FIFO进行数据缓存,并且通过DSP总线与DSP进行数据交换;开发了以FPGA和DSP为核心的原理图与印制电路板,使用VHDL语言开发了HDLC通讯协议的控制时序。实验结果表明：系统的持续存储速度可以达到1Mbit/s,工作稳定可靠,没有丢帧、串帧等丢失数据现象。