论文部分内容阅读
存储测试系统压缩电路是一种动态自适应压缩电路,它能够实现对250kHz以上快速信号的冗余判断、压缩编码及存储控制。本文主要对电路总体设计过程中的几个关键控制部分即:冗余采样点预测期间数据传输流向控制电路、冗余点数计数器的清零电路、冗余点采样传输期间地址非匀速推进控制电路的设计及其功能的实现加以详细的阐述。