论文部分内容阅读
基于灵活性和通用性的考虑,设计一种基于多指令、多数据流的可编程处理器结构,实现准循环低密度奇偶校验码（ LDPC ）的编码算法.与传统的L DP C 编码器相比,处理器采用数据位拼接方式实现矩阵与向量相 乘,可以获得较高的计算速度、易于芯片布局.目前已经用硬件描述语言在X i l in x I S E 平台可编程门阵列芯片 XC 2VP 20上仿真实现了该处理器的架构,最大时钟频率为75 M H z.实验结果表明,该结构适用于多标准的LDPC 编码器.