论文部分内容阅读
基于Blahut提出的RS(Reed-Solonion)码时域译码算法,提出了一种时域RS译码器,详细讨论了 FPGA(现场可编程门阵列)实现该译码器的过程,并以六进制RS(63,47)码为例对用FFGA实现的 RS译码器性能进行了分析,该译码器输入码流速率可达6 Mbit/s,占用的FPGA(SpartanⅡ系列)的资源不到相应频域译码器的一半.