论文部分内容阅读
本文介绍了在FPGA上利用VerilogHDL语言实现语音记录仪的设计。系统以Altera公司的NiosⅡ嵌入式软处理器为核心，采用硬盘作为数据储存媒介，自定义Verilog模块实现语音信号的A／D转换及控制硬盘读写。使用QuartusⅡ平台自带的SOPCBuilder设计工具，将处理软核，外围设备和用户定义逻辑集成到一片FPGA芯片上，海量的存储空间能实现对语音长时间的记录减小了系统体积，提高了处理速度，增强系统的实用性。实验结果表明：该系统具有电路接口简单，可靠性高，录音时间超长等特点，具有广阔的应用