论文部分内容阅读
针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D-Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率．结果表明，所提出的R3D-Cache结构能够以0．52％～4．17％的面积开销，将Cache的软错误率降低到原来的5％，而所带来的性能开销可以忽略．