论文部分内容阅读
通过变更地址计数器输出值到内存地址的映射关系，以最小的逻辑资源在单时钟周期内实现了数字视频处理中所需的内存地址偏移与跳变计算。阐述了该方法在数字视频并行处理中的基本应用、基本的设计与分析思路，以视频处理中常用到的逐行、逐列扫描方式为实例，介绍了行向窗口分布、列向窗口分布以及混合窗口分布的地址复换器的FPGA逻辑设计和仿真结果，并给出了地址映射变换关系的数学表达式。以基于FPGA的视频传输系统为实例，描述了多种地址生成器的设计方法与具体应用形式。