论文部分内容阅读
本文提出了一种离散余弦变换电路VLSI实现的可测试性设计。它采用基于算法结构变换的并行实现，所用乘法的数量大大减少，降低了硬件面积占用和功率消耗。为提高DCT的可靠性，在本设计中加入可测性设计方法，采用一种新的内建自测试（BIST）技术。实验表明该设计对运算器的内部结构和运算速度影响小，并具有较高的故障覆盖率，本文的方法适用于高可靠性要求下的数字信号处理的VLSI实现。