【摘 要】
：
该文提出了一种基于改进简化实频算法的跨多倍频超宽带功率放大器。结合负载牵引技术,分析晶体管负载端的最优阻抗值变化。通过改进简化实频法中的优化目标和误差函数,对频段内选取多个频点的最优阻抗进行分析,设计并优化出了功率放大器的输出匹配电路,提高了功放的工作带宽。测试结果显示,在0.5～2.7 GHz频段内,饱和输出功率达到42.5 dBm,饱和漏极效率为64%～75%。
【机 构】
：
杭州电子科技大学射频电路与系统教育部重点实验室
【基金项目】
：
国家自然科学基金(91938201,61871169),浙江省自然科学基金(LZ20F010004)。
论文部分内容阅读
该文提出了一种基于改进简化实频算法的跨多倍频超宽带功率放大器。结合负载牵引技术,分析晶体管负载端的最优阻抗值变化。通过改进简化实频法中的优化目标和误差函数,对频段内选取多个频点的最优阻抗进行分析,设计并优化出了功率放大器的输出匹配电路,提高了功放的工作带宽。测试结果显示,在0.5～2.7 GHz频段内,饱和输出功率达到42.5 dBm,饱和漏极效率为64%～75%。
其他文献
设计了一种适用于升压转换电路的新型软启动电路,其核心是电容充电电路,同时提出一种自启动控制脉冲发生模块,用于控制电容充电频率及时间,保证升压转换电路具有足够的软启动
忆阻器的低功耗、高响应、纳米级、非易失性等特性,在实现非冯·诺依曼计算架构中展现出巨大潜力。基于忆阻器的高密度横梁阵列可实现数据存储及并行计算一体的逻辑电路和类脑计算电路。此外,纳米传感器与忆阻器进一步集成,采集的信号直接送往忆阻器阵列进行运算和存储,感知、存储与计算一体化的芯片技术成为新的研究热点。该文对基于忆阻器的存算一体技术、感存算一体技术的研究现状进行综述,并给出研究前景展望。
电子线材热老化特性是整机安全与可靠运转的根本。结合空调电子线材绝缘层热老化试验,分析不同组分配比(硬化剂、填充物及助剂)与处理工艺对线材密度、抗拉强度与伸长率,及对
该文以高能效为目标,建立了密码专用处理器能效概率模型,并指导高能效密码专用处理器体系结构设计。该文将面向密码领域的专用指令处理器设计空间探索问题描述为"1"值在配置矩阵中的定位问题,通过引入概率矩阵进一步将定位问题转化为最优配置的概率问题,并基于机器学习思想提出了密码专用处理器最高能效概率模型。实验证明,该文提出的能效概率模型平均经过2300次迭代输出最终结果,且预测准确率达到92.7%。根据最高
毫米波雷达的距离分辨率和最大可工作距离通常受雷达射频信号带宽和发射功率的限制,具有宽工作带宽、高输出功率、高灵敏度、高精度相位控制的毫米波雷达芯片是实现高性能毫米波雷达系统的关键。毫米波雷达芯片的设计难点主要集中在阻抗匹配、噪声降低、功率提升、相位控制等方面。因此,该文针对毫米波雷达前端芯片设计难点的关键解决技术进行探讨和综述。
最近,存算一体(IMC)架构引起了广泛关注,并被认为有望成为突破冯诺依曼瓶颈的新型计算机架构,特别是在数据密集型(data-intensive)计算中能够带来显著的性能和功耗优势。其中,基于SRAM的IMC架构方案也被大量研究与应用。该文在一款基于SRAM的通用存算一体架构平台——DM-IMCA的基础上,探索IMC架构在物联网领域中的应用价值。具体来说,该文选取了物联网中包括信息安全、二值神经网络
针对传统平行阵列2维测向自由度低、分辨能力差和小快拍情况下估计误差大等问题,该文提出基于平行互质虚拟阵列的低复杂度2维波达角(DOA)估计算法。该算法利用两个相互平行的互质线阵扩展生成虚拟阵列,并通过协方差矩阵和互协方差矩阵构造具有增强2维角度自由度的扩展矩阵,最后通过奇异值分解(SVD)和旋转不变技术(ESPRIT)获得自动匹配的2维角度估计。相比于传统的2维DOA估计方法,所提算法更好地利用了
忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一。但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性。该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值
该文提出一种新型小尺寸、低剖面、"f"字型波导缝隙圆极化器,高度仅1/6波长,宽度约2/5波长。基于该圆极化器,设计了一种高效率、低剖面、圆极化脊波导缝隙线阵天线。为满足空间应用中对轻质、高效率、圆极化、±60°宽角扫描相控阵天线的需求,采用该线阵天线作为阵元设计、仿真并实现了16阵元Ka频段脊波导缝隙相控阵天线。仿真和实测结果表明,该相控阵天线可实现1维±60°宽角扫描。在扫描角范围内,相控阵天
亚阈值电路是低功耗重要发展方向之一。随着电源电压降低,晶圆代工厂提供的标准单元电路性能容易受噪声和工艺偏差的影响,已经成为制约亚阈值芯片的瓶颈。该文提出一种基于施密特触发(ST)与反向窄宽度效应(INWE)的亚阈值标准单元设计方案。该方案首先利用ST的迟滞效应与反馈机制,在电路堆叠结点处添加施密特反馈管以优化逻辑门、减少漏电流、增强鲁棒性;然后,采用INWE最小宽度尺寸与分指版图设计方法,提高电路