论文部分内容阅读
随着数字芯片和系统的时钟频率不断提高，串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响，分析了电信号传输时串扰产生的机理，采用信号完整性分析软件Hyperlynx，构建了三平行传输线串扰模型和总线电路模型，研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明，增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。