论文部分内容阅读
该脉象采集仪采用IP核技术、SoPC技术，将脉象采集的大部分功能都集成在一片FPGA内部，并自主进行了脉象采集控制的FPGA设计。该设计采用在SoPC系统外做控制电路部分，三路脉搏信号共用一个ADC，只需要很少的外部器件就能实现。与早期采用工控机、PC机，或者现在多采用的ARM设计方法相比，该脉象采集仪具有成本低，功耗低，体积小，便于扩展，稳定性高和系统维护方便等优点。