论文部分内容阅读
信号延时消除(DSC)法能精确消除谐波提取基波,稳定性较好,广泛用于锁相环(PLL)。频率自适应级联信号延时消除锁相环(A-CDSC-PLL)能适应电网频率的变化,但目前采用的方法收敛时间较长。收敛时间是PLL的一个重要指标,这里提出一种选择A-CDSC—PLL延时因子的方法,使系统快速收敛并能准确提取谐波电流的基波电流。通过Matlab/Simulink仿真与实验校核所提方法的正确性,并与原先方法对比分析所提方法的响应性能。结果表明所提方法系统性能比原有系统响应更快,且适应性强。