论文部分内容阅读
在数字化变电站的应用中,对同步采样时钟要求高稳定和高精度,其实现关键在于消除同步采样时钟的误差。文中从分析同步采样时钟误差产生的原因出发,利用全球定位系统(GPS)接收机输出GPS时钟误差分布的特点和晶振频率在短时间内的相对稳定性及现场可编程门阵列(FPGA)的高速数字信号处理的特性,采用相应处理措施消除了晶振频率偏差对同步采样时钟的影响,实现了GPS时钟在短时间内出现较大偏移或扰动时对其进行人为补偿,从而保证了采样时钟的精确同步,为数字化变电站的设计应用提供了一种高稳定、高精度的同步采样时钟设计方法。