论文部分内容阅读
在SoC Encounter5．2的平台上，对应用于UWB无线通信的128点Frr处理器进行了物理设计．在前端综合以及可测性设计后导出的FFT处理器门级网表的基础上，采用SMIC0．18μmCMOS工艺，进行了布图规划、电源规划、布局、时钟树综合、静态时序分析与优化、布线等步骤．在完成详细布线之后，对该设计进行物理验证，包括设计规则检查（DRc）和版图与原理图一致性检查（LVS），并使用Formality成功通过了逻辑等效验证．该FFT芯片时钟频率为76，9MHz，芯片面积约为6．5mm^2．