基于Verilog-HDL的RISC/DSP微处理器IP核的设计

来源 :微电子学与计算机 | 被引量 : 0次 | 上传用户:yy393342067
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
设计了一种新的既能用作通用微处理器又能用于32位定点DSP运算的RISC/DSP架构.DSP操作与ALU运算共享寄存器组,并行执行.为了提高该处理器的性能又不增加硬件复杂性,运用了可变长度的指令来提高代码密度,四级流水线提高程序执行效率,有限状态机来快速响应中断/例外.所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后给出了整机的RTL视图和功能仿真波形图.
其他文献
根据多项式矩阵的初等变换理论,把一种有理滤波器系数17/11双正交小波对应的DWT分解为提升步骤,极大地降低了计算复杂度.最后,将此提升小波变换应用于嵌入式图像编码.实验表明,其图
刑事和解对于保护被害人合法权益、促进加害人再社会化等起着重要作用。新修订的《刑事诉讼法》对刑事和解制度作出了新的规定。但是新法中对刑事和解的适用范围、条件、程序
在全球金融危机的背景下,金融危机的司法应对已进入理论和实践视野。金融危机对我国司法领域造成了冲击,中央和地方纷纷采取相应的对策,提高司法应对能力,减少金融危机对经济
分形树的生成算法是自然景物模拟中的热点问题,针对目前生成算法中的运行显示速度慢,树形变化少,颜色单一等问题,提出了一种可控随机变换的分形树生成算法.该算法对分形树的生成参数进行随机控制.给出了该算法的核心思想及实现过程,仿真实验得到了较好的生成显示速度及多姿态、多色彩的具有三维真实感的分形树.算法具有一定的通用性并可为其他自然景物的模拟提供较高的研究参考价值.
基于ALTERA公司提供的DSP BUILDER ADVANCED,对LTE通信系统的系统采样率进行变速率滤波.由于FIR滤波器存在较大的群时延和硬件时延,信号经过滤波后有可能产生分数时延,使相位
针对当前主流P2P路由模型存在的缺陷和不足,提出一种基于网络拓扑的分布式可扩展的对等网络模型.该模型设计以Gnutella,Napster和Chord子网为研究对象,提出综合路由维护机制,对普
分析了可容侵网络的运行状态转移过程,在此基础上提出了一种基于马氏链的可容侵网络状态评估模型,并给出了计算实例.该模型可用于对可容侵网络性能进行评估.
一人公司以决策快捷、形式灵活等优点倍受投资者,尤其是中小企业的青睐。我国的一人公司准入条件过高,法人人格否认制度缺乏操作性,对一人公司衍生形式的规定不足,投资主体规
提出了基于加权复杂网络的中文文档关键短语抽取方法.在识别完整短语后,将单个文档构建成一个语义复杂网络,同时加以共现信息对网络予以权重.之后进行网络分离,计算主体网络
设计了一种新的高端存储磁盘阵列的硬件架构,它通过从磁盘阵列系统内部的软硬件来控制各个模块,使得不同应用主机通过存储局域网连接到同一个磁盘阵列系统而不会产生资源竞争