论文部分内容阅读
浮点乘法器（FPM）是中央处理器的关键部件之一，因此其性能是处理器的关键影响因素之一，高性能浮点乘法器是研究人员的追求；基于此需求，提出了一种高速双精度浮点乘法器，该设计采用了有别于传统基2Booth算法，即基4Booth算法产生部分积，在此基础上用优化的Wallace树阵列结构进行部分积的累加得到和序列和进位序列，进而对和序列和进位序列采用部分和并行相加得到最后尾数结果；采用了优化的10级流水线结构的设计在Cyclone II EP2C15AF484C6器件上实现后运行频率可达138．77MHz；在同等