论文部分内容阅读
提出了一种基于改进T-算法和回溯法的高速低功耗维特比(Viterbi)译码器。该译码器采用了并行和流水结构以提高速度,减少了加-比-选模块中不必要的操作,并在回溯过程中采用了幸存路径复用的方法,为利用时钟关断技术降低系统功耗提供了可能。利用0.25μmCMOS工艺,成功地设计并实现了(2,1,7)Viterbi译码器,其电路规模约为5万等效门,芯片内核面积为2.18mm^2,译码速度可达100MHz,而译码延迟仅为32个时钟周期,可用于高速数字通信系统如DTV或HDTV等场合中。