分组算法模块的VHDL和VERILOG实现及其比较研究

来源 :通信技术 | 被引量 : 0次 | 上传用户:gyf2033
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
分组密码算法是一种常用的密码技术。其加密速度非常快,在数据加密领域仍广泛使用。目前,分组密码的重点研究方向包括新型分组密码的研究,分组密码的实现研究,分组密码的各个组件的研究等等。本文从AES的5个候选算法中提炼出7大分组算法模块,分别用VHDL和Verilog实现,并对资源占用情况加以分析比较。然后选取分组算法的典型代表AES,用两种语言实现并对资源占用情况和实现速率加以比较。结果表明:对于小型分组算法模块,VHDL和Verilog的实现在占用逻辑单元方面基本上没有什么差别;对较为复杂的模块和AES算法,Verilog的实现会比VHDL的实现占用较少的资源,但速度要慢些。
其他文献
网络经济作为一种全新的经济形态 ,正在深刻地影响着世界经济的进程。网络经济的发展使企业管理面临着一场前所未有的挑战 ,它要求企业管理理念、企业组织结构和企业管理方式
《数学分析》一直以来因其重视内容的逻辑性、系统性、严密性而使教师感到难教学生感到难学。文中提到的是我在培养小学教育本科专业学生对数学分析学习兴趣时的方法。
动态时隙分配机制是Ad Hoc网络提高组网效率的重要方面。提出了一种基于哈希算法的动态时隙资源分配机制-HP_TDMA算法。该算法将节点的时隙需求划分为3种情况:节点不需要使用
Ad Hoc网络组网效率提升的一个重要方面就是研究高效的时隙分配算法,动态TDMA时隙分配机制已经成为提高组网效率的一个热门研究点。这里基于动态优先级表提出一种新颖的动态
文中分析了固定关断时间(Fixed Off-Time,FOT)控制Buck变换器的工作原理,建立了FOT控制Buck变换器控制信号至输出电压的传递函数。基于该传递函数,对关断时间与FOT控制Buck变
Turbo乘积码(简称TPC码)是一类采用简单的行列交织器将分组码进行串行级联而构成的纠错码。文中针对二进制turbo乘积码提出了一种快速的软判决译码算法—梯度译码算法。该算
很多小学生字迹潦草,写字姿势错误,对写字没有兴趣,因此,如何规范小学生的写字姿势,如何培养小学生的写字兴趣是摆在基础教育工作者面前的一个急需解决的问题。教师可以通过
基于我国电信业全业务重组的背景,通过建立一个三家运营商的双向接入定价模型,探讨接入定价的决定因素和有效性问题。在此基础上,给出了在数网竞争情形下符合效率原则的双向
调相是信号调制的一种,是用调制信号去控制载波信号角度(频率或相位)变化的一种信号变换方式,可以分为频率调制(FM)和相位调制(PM)。信号经过角度调制后,频谱结构将发生变化,
就调度自动化机房UPS供电系统设计,提出了系统各组成部分具体设计方法与原则,包括供电方式的选择、UPS配置、电池容量计算方案等;对UPS主机和电池的正确日常维护可以及时发现