论文部分内容阅读
为支持多条数据流的正则表达式匹配，提出一种基于FPGA的正则表达式匹配系统（VLS Memor-DFA）。通过具有记忆特性的DFA结构实现了匹配过程的灵活中断和恢复，通过变长切换机制保证了多条数据流处理的公平性和切换的快速性。通过部署于FPGA，该系统在3386条规则下，最大能够支持92条数据流的同时处理，能够达到236MHz的时钟频率以及7．55Gbps的吞吐率。处理结果表明，VLSMemory-DFA能够满足多数据流的处理需求，并达到较高的处理速率。