论文部分内容阅读
本文在分析了DDS原理，CORDIC算法原理基础上，提出了一种基于CORDIC算法的全流水线型DDS结构。使用verilogHDL编写了RTL级代码，利用QuartusⅡ软件进行仿真后，下载到ALTERA公司的CycloneⅡ系列的EP2C8F256C7芯片上予以FPGA验证，最高工作频率为176．65MHZ，输入频率控制字为48位，输出幅度为16位，频率分辨率为6．27×10-7Hz。