【摘 要】
：
为解决小点间距发光二极管(Light Emitting Diode,LED)显示屏中存在的刷新率较低和低灰显示均匀性差等问题,基于优化打散脉冲调制(Optimize-Scrambled Pulse with Modulation,OS-PWM)算法,采用时钟倍频技术,提出一种倍频OS-PWM算法.基于倍频OS-PWM算法,在不改变总灰度的前提下提高了刷新率,算法复杂度减少一半;对算法进行等级优化,提升了显示均匀性,并在实际样片中得到了验证.
【机 构】
：
中科芯集成电路有限公司,江苏无锡214072
论文部分内容阅读
为解决小点间距发光二极管(Light Emitting Diode,LED)显示屏中存在的刷新率较低和低灰显示均匀性差等问题,基于优化打散脉冲调制(Optimize-Scrambled Pulse with Modulation,OS-PWM)算法,采用时钟倍频技术,提出一种倍频OS-PWM算法.基于倍频OS-PWM算法,在不改变总灰度的前提下提高了刷新率,算法复杂度减少一半;对算法进行等级优化,提升了显示均匀性,并在实际样片中得到了验证.
其他文献
近年来,随着电子对抗技术的不断发展,电子对抗装备模块的集成度和复杂度越来越高,给该类模块的调试测试工作带来了空前的挑战.设计一种自动测试系统,通过GP IB总线实现仪器的自动设置和测量数据采集,配合使用专用的测试夹具,可实现某电子对抗装备模块的全自动测试.该系统提供一种可靠便捷的故障排查手段,提高该类模块的调试测试效率,并大大缩短调试测试周期.
气密性是集成电路封装中的一项重要技术指标,对于集成电路的可靠性使用具有重要作用.就气密性封装工艺中的储能焊封装技术进行了讨论,通过对储能焊设备放电过程进行分析及建模,得到了气密性焊接能量与各个工艺参数之间的关系,并利用MATLAB软件进行了模拟计算.结合具体实验,验证了理论建模及模拟的正确性,对于储能焊焊接的工艺参数设定及优化具有一定的指导意义.
针对微波组件壳体内部裸芯片出现不同程度裂纹的现象,从微波组件的工艺材料、工装设计、装配工艺过程、试验过程等逐一进行机理分析,找出了微波组件内部裸芯片开裂的真正原因.并提出了类似于该微波组件的结构在试验安装方面的控制要点.
高可靠混合电路与微系统器件中,表面安装元件的粘接工艺改进与优化一直是备受关注的重点.提出了一种梅花形的自动化点胶工艺,试验数据表明,通过改进点胶方式,优化粘接胶形貌,表面安装元件的粘接强度提高50％以上,粘接工艺的一致性得到了有效提升.该方法同时解决了表面安装元件的粘接位置偏差、端头包裹率不足等多方面问题,可推广至混合集成电路、MCM、SiP等器件内部表面安装元件的粘接工序中,对高可靠器件的封装改进具有重要的参考意义.
低压差线性稳压器(Low Dropout Regulator,LDO)新品导入中,过强的铜线焊接会使焊球下芯片层间电介质层(Interlayer Dielectric,ILD)产生裂纹,从而导致器件测试漏电流失效或可靠性失效.通过对芯片结构的分析,指出LDO漏电流失效的原因,同时详细讨论了如何确定合理的铜线焊接参数、如何检测失效以及失效分析步骤.
设计一种基于功率合成方式的功率放大器,工作于400～800 MHz频段范围.模块内部采用4个功放管合成的方式,可实现宽频带800 W的功率输出;内部通过多级放大的方式,可获得较高的增益和较小的带内波动.针对P频段特点,选择大功率LDMOS器件,采用基于平面微带电容混合电路的匹配电路、功率分配和合成方式,最终效率达到45％以上.
QFN器件具有良好的电气性能,但器件回流焊接过程中极易产生底部热沉焊盘焊接空洞、器件引脚间锡珠、桥连等缺陷,当一个印制板焊接多个QFN器件时,缺陷发生率颇高.在高可靠性要求的航天产品焊接过程中,器件返修次数有限制,且返修会造成器件性能下降、组件可靠性降低等问题,因此亟需对QFN器件一次装配良率和焊接效果进行提升优化.为此,从原理上分析QFN器件热沉焊盘焊接空洞、器件引脚间锡珠缺陷产生机理,并从产品焊盘工艺性设计、钢网模板设计、焊接温度曲线设计等方面开展分析与优化.优化后,QFN器件一次装配良率提高,没有产
随着高能物理学的发展,粒子实验的能量越来越高,单位时间内产生的数据量也越来越大,粒子实验装置不仅要以极高的速度进行数据传输,还要有足够的开发潜力实现进一步的速度提升.相较于粒子实验装置现阶段普遍采用的并行传输,串行传输在速度提升上有着巨大的优势.为了满足粒子实验的需求,基于MicroTCA架构设计了一种用于数据传输的AMC板卡,详细介绍了设计方案和测试方案.AMC板卡以串行方式实现数据传输,速度可达5× 109 bit/s,既满足了需求,又有足够的开发潜力.
为了提高航空航天设备的可靠性和运行速度,提出了一种新型读写分离的14T静态随机存储器(SRAM)单元.基于65 nm体硅CMOS工艺,对读写分离14T存储单元的性能进行仿真,并通过在关键节点注入相应的电流源模拟高能粒子轰击,分析了该单元抗单粒子翻转(Single Event Upset,SEU)的能力.与传统6T相比,该单元写速度、读静态噪声容限和位线写裕度分别提升了约5.1％、20.7％和36.1％.写速度优于其他存储单元,读噪声容限优于6T单元和双联锁存储单元(DICE),在具有较好的抗SEU能力的同
基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器“魂芯”Ⅱ-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果.重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案.