论文部分内容阅读
阐述H.264／AVC二进制算术编码的原理，论述此编码的IP核设计方案及其FPGA验证。整个设计使用VerilogHDL语言描述。在ALDEC的Active_HDL6.2平台上进行时序仿真，在Synplicity的Synplify7．0平台上进行综合。设计充分利用了硬件并行性，并进行关键路径优化和复用器重构算法优化，通过实际验证证明了设计的高效性和可行性。