论文部分内容阅读
中国大陆地区IC市场份额占全球34%
过去几年中全球IC产业一直处于优质发展态势，不仅产业发展稳定，而且增长迅速，随着制造业大规模向中国大陆地区转移，中国也顺利成章地成为IC产业的消费制造集中地。分析机构指出，2010年，整个远东地区（不含日本）IC市场规模将占全球60%，市场规模达到2794亿美元，中国将占其中的50%以上；到2012年，整个远东地区的IC市场规模将达到3342亿美元，占全球市场份额2/3。实际上，2007年中国IC市场发展远远超出预期的650亿美元，据工信部统计，2007年，中国集成电路进口额达到1284亿美元，其中约70%以上用于出口产品加工，已经占据全球市场的34%。而同期石油进口为862亿美元，农产品411亿美元，铁矿砂为308亿美元，集成电路的进口额分别是石油的1.5倍、农产品3.1倍、铁矿砂的4.2倍。我国已经成为全球最大的IC贸易国。使用这些IC制造的各式电子产品2007年实现销售额约8000亿美元，以销售额排名、前4位分别是手机、网络交换设备、平板电视、笔记本电脑。其中3件属于消费电子产品，可见消费电子仍是IC产业的主要推动力。
回顾过去20年半导体IC产业的发展，产业链从最初的垂直整合到现在的水平整合轨迹清晰。一方面，随着竞争的加剧，产品利润下降，IC产业开始大规模重组整合，2006年-2007年，合并、收购、重组的新闻不绝于耳。飞利浦半导体被私募基金105亿美元收购就是很鲜明的例子;另一方面，制造工艺不断演进，从90nm、65nm、45nm到未来的32nm、22nm，使得一些原本拥有雄厚实力的芯片设计公司放弃了IC制造封测的环节，比如TI在前不久就宣布32nm之后将不再涉足IC制造，到了32nm、22nm阶段，垂直整合型的IC制造公司可能只会剩下Intel一家。现在，中国已经成为全球最大的集成电路的市场，份额进一步的扩大，虽然在IC设计领域我国还十分薄弱，但是IC产业无疑是我国对外贸易的支柱产业之一。中国是全球集成电路产业转移的目的地，全球范围来看，芯片制造将向少数大厂集中，Fabless而将成为主要的商业模式。
集成电路技术发展驱动力的变迁
20世纪60年代，戈登·摩尔提出了著名的“摩尔定律”。直到现在，这一定律都在见证半导体产业的飞速发展。由于晶体管特征尺寸的减小，可以带来集成电路密度和性能上的提高，以及分摊在单元功能上成本的下降。因此，自集成电路诞生之日起，半导体产业的竞争就始终聚焦在加工尺寸的微细化上。自从上世纪80年代，CMOS(互补金属氧化物半导体)工艺成为主流工艺技术之后，CMOS一直捍卫着摩尔定律。然而，芯片的进一步小型化遇到越来越多的技术局限。在传统硅芯片技术上所能取得的进步受到物理法则的限制也越来越严重，随着集成电路的主流加工工艺进入纳米级(<0.1μm)阶段，CMOS技术也开始面临挑战。而该技术能否继续有效，将直接决定摩尔定律寿命的长短。
CMOS工艺遵循等比例缩小的原则，其特征尺寸已从20世纪50年代初期的约125μm进化到现在的90nm技术代，在集成电路工业大生产中获得了巨大成功。然而，当器件特征尺寸缩小到65nm技术以后，继续缩小加工尺寸将遇到一系列器件物理的限制和互连问题的严重影响：从器件角度看，纳米尺度CMOS器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈值斜率、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。随着集成度和工作频率增加，功率密度增大，导致芯片过热，可引起电路失效。另一方面，进入纳米尺度后，互连电阻及互连电容不仅对电路速度的影响更为明显，而且会对信号完整性产生影响，逐渐成为影响电路最终性能的重要因素。
将CMOS技术推到现在的极限上，现在的技术或者工艺和材料都要发生巨大的变化，需要很多的努力，目前科学家们正在努力，前景不可预知。然而，就IC产业来讲，CMOS工艺技术的不断改进接近极限能够继续维持对收益的贡献吗？我们来看表4、5
从晶圆的价格表中，我们可以很清楚地看到，当IC制造工艺从130nm转为90nm的时候，成本成本可以降低33%，到65nm成本可以下降25%，但是再往后，工艺的进步对成本的贡献就大幅下降，到22nm功率时，成本仅仅比32nm下降了3.3%，几乎没什么贡献！此外，从晶体管的密度来看，130nm～22nm，每平方毫米晶体管的平均数量，从94K增加到1566K，这是一个很惊人的密度，但与此同时晶体管的利用率却在下降，从86%下降到了51%。那么问题出来了，CMOS工艺技术进步使成本下降幅度有限，同时晶体管的利用率在下降，那么等比例缩小的经济价值体现在什么地方呢？与此同时，IC设计业者也明显发现，伴随着IC制造工艺的进步，在IC设计制造过程中，制造、封测的成本在缓慢下降，但是研发成本在不断上升，从130nm～22nm，IC设计成翻了一倍。这将使得设计工具和设计人员变得越来越重要，系统设计人员的理念也将因此而发生巨大转变。
由此可见，在未来的十几年中，技术储备将能够保证摩尔定律继续前进，但是工艺进步、功耗的降低对IC产品成本的贡献将变得越来越有限，虽然新工艺、更窄的线宽是惹眼的卖点，但不要对新工艺的附加价值报太大期望。研发成本将占到销售额的30%，这使得创新的架、具有创新精神的IC设计人员与和创新的IC设计工具变得尤为重要。
低功耗设计需要EDA工具的全力配合
● 1984年出现第一个商用的设计IC的EDA工具
● 1986年出现第一个真正意义上商用EDA工具供应商Tangent
● 1988年Cadence公司成立，不久以后收购Tangent
● 20世纪80年代末期到90年代初，工艺慢慢过度到0.75μm，Cadence开始迅速增长，同时Biopolar工艺开始接近极限，CMOS工艺展露崭露头角，在0.35μm工艺时期，Cadence在EDA设计工具领域占有绝对优势
● 20世纪90年代中期，随着PC的迅速发展，CMOS工艺开始朝向0.35μm发展
● Arcsys（就是后来的Avant）、Synopsys公司相继出现，开始在0.35μm～0.25μm工艺领域发力
● Cadence和Avant公司开始了长期的专利诉讼（最终胜诉），但在0.25μm工艺阶段，Cadence市场份额大幅下滑
● 世纪交替之初，工艺过度到0.18μm，Magma公司出现，很大程度上是因为该公司在Timing-Driven Layout技术方面占据领先。
早期的IC设计EDA工具基本围绕着Palace & Route发展，随着工艺的进步，Timing & Verification、RET/DFM都在影响着今天的IC设计。消费电子产品成为IC设计的新驱动力已经获得广泛共识，这使得功耗问题和产品上市时间成为困扰设计人员的最主要问题，实际上，今天面临的问题与上世纪80、90年代交替时遇到的问题相似，功率密度不能有效控制导致工艺停滞不前，迫使业界从Biopolar技术向CMOS工艺转移。而今天面对同样的工艺问题，在目前还没有一个可替代的技术的情况下，EDA设计工具将扮演非常重要的角色，现在的EDA工具很大程度上仍然围绕在Palace & Route这一问题附近，如果要进一步降低IC的功耗，就需要在更高的设计链层面进行综合考虑，从这点上说EDA工具需要有长足的进步。尽管针对低功耗和快速上世需求的EDA工具、解决方案不断推出，但是核心问题——低功耗设计在EDA层面仍然有许多工作要做。
尽管从全球范围来看半导体工艺和技术的演进脚步有暂时放缓的迹象、次贷危机延长了产业调整的周期，但是换一个角度来考虑，这不正是我国IC设计业者的一次机会吗？一方面巨大的需求和产业的转移使得本土IC设计业者能够更加贴近客户，另一方面，EDA设计工具的缓慢发展和芯片设计成本的上升，给了设计人员展示自己的更大舞台。本土设计人员可以藉此机会消化、吸收先进的设计思想，掌握先进的设计工具，拉近与其他竞争对手的差距，提高我国的IC设计水平。早日把我国从IC消费大国变成IC设计、消费大国。
新闻
捷码科技推出自动平面布局综合产品Hydra
芯片设计软件供货商Magma捷码科技发表自动平面布局综合与阶层设计规划产品Hydra，这套产品具备实体优化能力，能实现卓越的可预测性。与现有的平面布局及原型工具不同的是，Hydra 将时序、功率、壅塞及面积纳入考虑，产生可立即实施的平面布局，有效缩短超大型设计的回复时间。Hydra 整合自动芯片布局、自动分割及实体区块成形、顶层区块树状产生、以及区块层级实施的时间预算等功能，显著改善设计工程师的生产力。有别于需要人工宏布置的传统方式，Hydra 是第一套提供完整自动形状意识（shape-aware）及壅塞意识（congestion-aware）宏布置器的产品，能迅速而优化的布置宏，无须耗时的人工介入。
Hydra 可被采用于第三方公司的流程中，或是与捷码科技 Talus IC 实施系统相整合。若是搭配 Talus Design 或 Talus Vortex，Hydra 更可在相同的数据模型下达成从原型至实施阶段的无缝整合。当Hydra 与捷码的封装意识（package-aware）芯片布局解决方案 RioMagic 进行无缝整合时，能够完成初期的 I/O 布局、布置同时替换为外围与覆晶套件，及全芯片DRC的 45 度重分布层（Redistribution layer，RDL）布线。
过去几年中全球IC产业一直处于优质发展态势，不仅产业发展稳定，而且增长迅速，随着制造业大规模向中国大陆地区转移，中国也顺利成章地成为IC产业的消费制造集中地。分析机构指出，2010年，整个远东地区（不含日本）IC市场规模将占全球60%，市场规模达到2794亿美元，中国将占其中的50%以上；到2012年，整个远东地区的IC市场规模将达到3342亿美元，占全球市场份额2/3。实际上，2007年中国IC市场发展远远超出预期的650亿美元，据工信部统计，2007年，中国集成电路进口额达到1284亿美元，其中约70%以上用于出口产品加工，已经占据全球市场的34%。而同期石油进口为862亿美元，农产品411亿美元，铁矿砂为308亿美元，集成电路的进口额分别是石油的1.5倍、农产品3.1倍、铁矿砂的4.2倍。我国已经成为全球最大的IC贸易国。使用这些IC制造的各式电子产品2007年实现销售额约8000亿美元，以销售额排名、前4位分别是手机、网络交换设备、平板电视、笔记本电脑。其中3件属于消费电子产品，可见消费电子仍是IC产业的主要推动力。
回顾过去20年半导体IC产业的发展，产业链从最初的垂直整合到现在的水平整合轨迹清晰。一方面，随着竞争的加剧，产品利润下降，IC产业开始大规模重组整合，2006年-2007年，合并、收购、重组的新闻不绝于耳。飞利浦半导体被私募基金105亿美元收购就是很鲜明的例子;另一方面，制造工艺不断演进，从90nm、65nm、45nm到未来的32nm、22nm，使得一些原本拥有雄厚实力的芯片设计公司放弃了IC制造封测的环节，比如TI在前不久就宣布32nm之后将不再涉足IC制造，到了32nm、22nm阶段，垂直整合型的IC制造公司可能只会剩下Intel一家。现在，中国已经成为全球最大的集成电路的市场，份额进一步的扩大，虽然在IC设计领域我国还十分薄弱，但是IC产业无疑是我国对外贸易的支柱产业之一。中国是全球集成电路产业转移的目的地，全球范围来看，芯片制造将向少数大厂集中，Fabless而将成为主要的商业模式。
集成电路技术发展驱动力的变迁
20世纪60年代，戈登·摩尔提出了著名的“摩尔定律”。直到现在，这一定律都在见证半导体产业的飞速发展。由于晶体管特征尺寸的减小，可以带来集成电路密度和性能上的提高，以及分摊在单元功能上成本的下降。因此，自集成电路诞生之日起，半导体产业的竞争就始终聚焦在加工尺寸的微细化上。自从上世纪80年代，CMOS(互补金属氧化物半导体)工艺成为主流工艺技术之后，CMOS一直捍卫着摩尔定律。然而，芯片的进一步小型化遇到越来越多的技术局限。在传统硅芯片技术上所能取得的进步受到物理法则的限制也越来越严重，随着集成电路的主流加工工艺进入纳米级(<0.1μm)阶段，CMOS技术也开始面临挑战。而该技术能否继续有效，将直接决定摩尔定律寿命的长短。
CMOS工艺遵循等比例缩小的原则，其特征尺寸已从20世纪50年代初期的约125μm进化到现在的90nm技术代，在集成电路工业大生产中获得了巨大成功。然而，当器件特征尺寸缩小到65nm技术以后，继续缩小加工尺寸将遇到一系列器件物理的限制和互连问题的严重影响：从器件角度看，纳米尺度CMOS器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈值斜率、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。随着集成度和工作频率增加，功率密度增大，导致芯片过热，可引起电路失效。另一方面，进入纳米尺度后，互连电阻及互连电容不仅对电路速度的影响更为明显，而且会对信号完整性产生影响，逐渐成为影响电路最终性能的重要因素。
将CMOS技术推到现在的极限上，现在的技术或者工艺和材料都要发生巨大的变化，需要很多的努力，目前科学家们正在努力，前景不可预知。然而，就IC产业来讲，CMOS工艺技术的不断改进接近极限能够继续维持对收益的贡献吗？我们来看表4、5
从晶圆的价格表中，我们可以很清楚地看到，当IC制造工艺从130nm转为90nm的时候，成本成本可以降低33%，到65nm成本可以下降25%，但是再往后，工艺的进步对成本的贡献就大幅下降，到22nm功率时，成本仅仅比32nm下降了3.3%，几乎没什么贡献！此外，从晶体管的密度来看，130nm～22nm，每平方毫米晶体管的平均数量，从94K增加到1566K，这是一个很惊人的密度，但与此同时晶体管的利用率却在下降，从86%下降到了51%。那么问题出来了，CMOS工艺技术进步使成本下降幅度有限，同时晶体管的利用率在下降，那么等比例缩小的经济价值体现在什么地方呢？与此同时，IC设计业者也明显发现，伴随着IC制造工艺的进步，在IC设计制造过程中，制造、封测的成本在缓慢下降，但是研发成本在不断上升，从130nm～22nm，IC设计成翻了一倍。这将使得设计工具和设计人员变得越来越重要，系统设计人员的理念也将因此而发生巨大转变。
由此可见，在未来的十几年中，技术储备将能够保证摩尔定律继续前进，但是工艺进步、功耗的降低对IC产品成本的贡献将变得越来越有限，虽然新工艺、更窄的线宽是惹眼的卖点，但不要对新工艺的附加价值报太大期望。研发成本将占到销售额的30%，这使得创新的架、具有创新精神的IC设计人员与和创新的IC设计工具变得尤为重要。
低功耗设计需要EDA工具的全力配合
● 1984年出现第一个商用的设计IC的EDA工具
● 1986年出现第一个真正意义上商用EDA工具供应商Tangent
● 1988年Cadence公司成立，不久以后收购Tangent
● 20世纪80年代末期到90年代初，工艺慢慢过度到0.75μm，Cadence开始迅速增长，同时Biopolar工艺开始接近极限，CMOS工艺展露崭露头角，在0.35μm工艺时期，Cadence在EDA设计工具领域占有绝对优势
● 20世纪90年代中期，随着PC的迅速发展，CMOS工艺开始朝向0.35μm发展
● Arcsys（就是后来的Avant）、Synopsys公司相继出现，开始在0.35μm～0.25μm工艺领域发力
● Cadence和Avant公司开始了长期的专利诉讼（最终胜诉），但在0.25μm工艺阶段，Cadence市场份额大幅下滑
● 世纪交替之初，工艺过度到0.18μm，Magma公司出现，很大程度上是因为该公司在Timing-Driven Layout技术方面占据领先。
早期的IC设计EDA工具基本围绕着Palace & Route发展，随着工艺的进步，Timing & Verification、RET/DFM都在影响着今天的IC设计。消费电子产品成为IC设计的新驱动力已经获得广泛共识，这使得功耗问题和产品上市时间成为困扰设计人员的最主要问题，实际上，今天面临的问题与上世纪80、90年代交替时遇到的问题相似，功率密度不能有效控制导致工艺停滞不前，迫使业界从Biopolar技术向CMOS工艺转移。而今天面对同样的工艺问题，在目前还没有一个可替代的技术的情况下，EDA设计工具将扮演非常重要的角色，现在的EDA工具很大程度上仍然围绕在Palace & Route这一问题附近，如果要进一步降低IC的功耗，就需要在更高的设计链层面进行综合考虑，从这点上说EDA工具需要有长足的进步。尽管针对低功耗和快速上世需求的EDA工具、解决方案不断推出，但是核心问题——低功耗设计在EDA层面仍然有许多工作要做。
尽管从全球范围来看半导体工艺和技术的演进脚步有暂时放缓的迹象、次贷危机延长了产业调整的周期，但是换一个角度来考虑，这不正是我国IC设计业者的一次机会吗？一方面巨大的需求和产业的转移使得本土IC设计业者能够更加贴近客户，另一方面，EDA设计工具的缓慢发展和芯片设计成本的上升，给了设计人员展示自己的更大舞台。本土设计人员可以藉此机会消化、吸收先进的设计思想，掌握先进的设计工具，拉近与其他竞争对手的差距，提高我国的IC设计水平。早日把我国从IC消费大国变成IC设计、消费大国。
新闻
捷码科技推出自动平面布局综合产品Hydra
芯片设计软件供货商Magma捷码科技发表自动平面布局综合与阶层设计规划产品Hydra，这套产品具备实体优化能力，能实现卓越的可预测性。与现有的平面布局及原型工具不同的是，Hydra 将时序、功率、壅塞及面积纳入考虑，产生可立即实施的平面布局，有效缩短超大型设计的回复时间。Hydra 整合自动芯片布局、自动分割及实体区块成形、顶层区块树状产生、以及区块层级实施的时间预算等功能，显著改善设计工程师的生产力。有别于需要人工宏布置的传统方式，Hydra 是第一套提供完整自动形状意识（shape-aware）及壅塞意识（congestion-aware）宏布置器的产品，能迅速而优化的布置宏，无须耗时的人工介入。
Hydra 可被采用于第三方公司的流程中，或是与捷码科技 Talus IC 实施系统相整合。若是搭配 Talus Design 或 Talus Vortex，Hydra 更可在相同的数据模型下达成从原型至实施阶段的无缝整合。当Hydra 与捷码的封装意识（package-aware）芯片布局解决方案 RioMagic 进行无缝整合时，能够完成初期的 I/O 布局、布置同时替换为外围与覆晶套件，及全芯片DRC的 45 度重分布层（Redistribution layer，RDL）布线。