论文部分内容阅读
为FRAM、FFET和FDM的实际应用研究,提出了多层结构铁电薄膜的设计思想,实际制备了M/BIT/p-Si、M/PZT/BIT/p-Si、M/BIT/PZT/BIT/p-Si三种结构铁电薄膜,并测量了它们的I-V特性曲线。结果表明,夹层结构铁电薄膜M/BIT/PZT/BIT/p-Si漏电流密度J最小,在50nm厚时J+(+3V)约2.8×10^-10/Amm^2,J_(-3V)约1.2×10^2