论文部分内容阅读
本文介绍了一种全定制的差分结构的时钟树结构，采用H型的时钟树网络，时钟信号从时钟IO进入后，单端信号转化成差分时钟双端信号，经过几级差分BUFFER单元，均匀分布在整个芯片，最后再转换成单端信号提供给存储IP的时钟端口。相比传统EDA工具生成的时钟树，有如下突出优点：功耗小，速度快，时钟偏差小。这种差分结构的时钟树电路能够满足250MHz频率存储芯片的时序收敛要求，并且经过了实际流片验证，证明此结构是可行的。