论文部分内容阅读
提出了一种基于现场可编程逻辑器件（FPGA）的有限冲击响应（Finite Impusle Response，FIR）滤波器的设计新方法，该方法利用分布式算法来并行实现FIR数字滤波器硬件电路，并用VHDL编程。仿真实验结果表明，该方法能使设计简单、灵活，同时利用加法器代替乘法器不仅节约了硬件资源，而且提高了数字信号处理的速度。