论文部分内容阅读
在传统的差分跳频早迟窗同步系统的基础上,采用单个FFT,通过FFT变换后提取早迟窗,大大降低了系统资源消耗。另外,采用非线性早迟窗,当跳沿时间误差相差过大时,采用粗调;当时间误差缩小时,改用细调,同时满足同步锁定时间和同步锁定精度。最后,以软件无线电思想,在现场可编程门阵列(FPGA)的Spartan6开发板上,采用Xilinx公司的System Generator工具进行建模设计仿真,验证方案的可行性和设计的正确性。