论文部分内容阅读
本文给出了HDTV集成解码芯片的一种总线设计方案.通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可能降低系统对总线带宽的需求,减少片内数据缓冲区容量以降低系统硬件开销.