论文部分内容阅读
为了提高H．264去块滤波的性能，提出了一种实用的环路滤波设计结构．使用优化的滤波顺序，执行一个宏块的滤波运算只需要252个周期，待滤波数据缓冲从16×16宏块大小降低为4×4块大小．利用数据重用策略，滤波中间数据的存储空间从16×16宏块减小到4个4×4块．使用优化的流水设计，有效降低了去块滤波对总线的数据访问．使用0．18μm工艺，100MHz下综合只需要14．2×10^3门．与以前的设计相比，该去块滤波结构具有更好的综合性能，而且硬件实现面积更小．在