论文部分内容阅读
设计并实现了一种基于FPGA的高速数据采集系统,后端系统用于采集目标ADC芯片的数字输出,将采集后的数据传输至PC机再进行分析。数据采集系统采用DDR2SDRAM存储、千兆以太网(GigabitEthernet,GE)传输设计,在A1teraStratixIIIFPGA平台上进行了测试与应用,最终成功采集1GByte的数据,连续没有教据丢失。