论文部分内容阅读
设计了一种基于FPGA的通用位同步器。该同步器采用改进后的Gardner算法结构,其中,内插滤波器采用系数实时计算的Farrow结构,定时误差检测采用独立于载波相位偏差的GA-TED算法,内部控制器和环路滤波器的参数可由外部控制器设置,因而可以适应较宽速率范围内的基带码元。阐述传统Gardner算法的原理,给出改进后的设计和FPGA实现方法,最后对结果进行仿真和分析,证明该方法的正确性。