论文部分内容阅读
提出了一种用于∑-△DAC（增量总和数模转换器）的插值滤波器设计，可对不同采样率的PCM数据实现8倍插值。该滤波器对流水线结构进行优化，提高了计算速度，并可根据不同的采样率自适应地调整时钟频率，以降低电路的动态功耗。滤波器电路由Verilog HDL语言实现，经逻辑综合与仿真，表明其功能正确且具有面积小，功耗低的优点。