论文部分内容阅读
介绍了一种应用于ARM处理器的增强DSP功能乘加单元.为了减小乘加指令的周期数,采用了两个并行16×16位乘加单元构成的单指令多数据(SIMD)结构,可以通过适当的配置支持16到32位的各种乘加运算以及16位的复数乘法.理论分析表明,这种乘加单元与传统的单指令单数据(SISD)结构相比在周期数上有明显的减小.尤其对于16位乘加及16位复数乘法,其所需周期数分别只有ARM1022E的1/4和1/3.0.35μm的标准单元库实现表明该乘加单元可以工作在120MHz,使得其非常适合数字信号处理的应用.