论文部分内容阅读
喜欢看港片的朋友一定还记得宛如砖头的“大哥大手机吧?虽然那个时代它就是身份地位的象征，但是现在除了那些手机收藏者，谁还使用这种体积庞大的手机呢?芯片也是如此。掌上型移动设备都在“减肥，其内部芯片不瘦身能行吗，由于以前的封装技术有限，芯片体积很难缩小，好在现在有了一种3D封装技术，它让这场芯片级的瘦身革命有了希望。
芯片堆叠：高容量闪存模块的功臣
与封装堆叠不同，芯片堆叠是在芯片制造过程中将多枚芯片叠放(各芯片通过焊球实现互连)后再整体封装为一个芯片。芯片堆叠的特点在于可以集成数量较多的芯片，而且由于信号连接稳定使它能够胜任高速芯片的要求。目前市场上的3D封装闪存，基本都隶属于这一体系。
a.增加容量的艺术
芯片堆叠同样分为两种类型，其一是MCP(MuIli ChipPackage)，它通常用于多个闪存芯片的堆叠，目前已为闪存工业所广泛采用，另一种则是SCSP(Stacked chip size package)，它主要用于存储器与其他逻辑芯片(比如CPU，图形芯片)的互连，致力于建立“单封装系统”。在商用化体系中，MCP多芯片封装已经普遍做到4-5个芯片的堆叠，这个数字被认为是最具经济效益的结构。而在实验室研究中，闪存工业普遍能够做到10个芯片的MCP——该领域的纪录保持者是三星公司，三星目前已做到16枚芯片的堆叠，并且整个封装的高度控制在1 4mm。可以计算一 下，如果将16颗8Gbit规格的闪存芯片堆叠在一个封装内，单芯片封装密度就达到了16GB。即便是创造120GB容量也只需要8颗这样的MCP芯片，硬盘的尺寸完全可以控制在1.8英寸规格以内，这对于急需大容晕存储器的数字媒体播放器而言是非常理想的。例如在MP3、MP4或UMPC等设备中，这类空间占用极小的大容量闪存芯片就有丰富的需求，而在固态硬盘产品中，多芯片MCP堆叠也非常重要。
b.前进道路遭遇障碍
芯片堆叠的关键技术之一就是硅晶圆的减薄技术。原因很简单，硅晶圆越薄每个芯片的高度就越小，这样一个封装内就能够容纳尽可能多的芯片。在这一领域，通行的做法是综合采用研磨、深反应离子刻蚀法(DRIE)和化学机械抛光法(cMP)等工艺，将硅晶圆减薄到50um以内(极限可达10～15um)。不过从电路性能和芯片可靠性角度考虑，业界人士认为晶圆减薄的极限控制在20um左右较为合适，而三星公司目前则以晶圆减薄至30um为目标，为此三星的工程师必须抛弃传统的晶圆锯，改用高精密的激光来切割晶圆(传统晶圆锯只能用来切割80um左右的晶圆，难以满足30微米超薄晶圆的切割要求)。
TSV封装不仅可用于闪存芯片的堆叠，更可实现处理器的多个核心、处理器与存储器的一体化封装，这也是IBM开发TSV封装的主要目的。TSV的原理并不复杂，简单点说，就是将多个硅片叠放后在连接信号位钻出细微的小孔，通过在小孔内填入钨丝将叠放的芯片连接起来，最后统一封装为…个芯片模块。业界认为，TSV封装大幅超越了前面所介绍的封装堆叠和芯片堆叠方式，借助该技术，原始的硅芯片可以通过几十微米的微细金属填充孔相互“槽嵌(Slot Into)”在一起，芯片间无需采用基层介质黏合，也无需导线来连接信号。体现在电气性能上，TSv封装可以大幅降低3D芯片的功耗，并能够满足更高的数据传输要求。
IBM计划采用渐进方式实现TSV封装的商用化。该技术首先被用于微处理器与接地层的连接，这样做可以稳定芯片的功率分布。不过为了完成这一任务，需要在微处理器中钻出100多个孔来连接稳压器和其他无源器件。目前IBM已经完成相关的设计原型，研发人员表示，此项设计可以将CPU功耗降低20％之多，大大提升了能源的利用率。倘若在硅锗芯片(用于通信领域)中采用TSV技术，那么带来的功耗降低幅度可以达到40％之多，这能够显著提高手机的电池使用时间。
日前，IBM尚未决定在哪一个生产环节中导人TSV技术，但研究人员的最终目标是采用数千个TSV连接实现CPU与存储器问的高带宽、低延迟互连，从而人幅度提升系统性能。IBM首批采用TSV封装拘是“蓝色基因(Blue Gene)”超级计算机的Power处理器，TSV技术将用于处理器与SRAM片外高速缓存的连接。借助这项技术，IBM就可以让Power处理器拥有大容量、高性能的缓存支持，同时有效控制芯片的良品率。IBM目前已经开始在65nm半导体工厂中制造Power处理器和SRAM原型，正式的TSV处理器有望在年内诞生。IBM TSV项目的管理者也表示，对于拥有超过10个内核的处理器来说，TSV技术将非常必要，因为在核心数目众多的情况下，处理器与存储器间的带宽将成为问题，而TSV技术可以保证各个内核都能够拥有足够的缓存资源。一旦这项技术得以实现，也将反过来影响处理器的设计一一内部缓存可能不再需要，处理器与SRAM缓存重新分离，这样做的好处是可以提高处理器的生产良率，制造成本也将进一步降低。此外，TSV具有更出色的性能：与芯片堆叠相比，TSV技术可以将导线的长度缩短1000倍，相当于将数据传输的距离缩小1000倍，同时每个器件的互连稳定性提高100倍。这意味着TSV可以满足任何超高速芯片间的互连需要。
b.Tsv，未来竞争的关键筹码
TSV技术也将成为AMD与英特尔市场竞争的重要筹码。尽管AMD一直在与IBM合作开发工艺技术，但TSV是IBM科研团队长达十余年的心血结晶，未来AMD如果要想使用这项技术，那么也可能需要向IBM申请TSV的特别许可。而英特尔方面则自行开发TSV技术，英特尔 “Tera-Scale”万亿次计算计划的负责人表示，英特尔有可能在未米的80核、万亿次计算性能的处理器中采用这项技术，不过英特尔直到2005年才开始进人TSV研究领域，其80核处理器也只是出于研究目的，TSV芯片的商用化尚无时间表。但英特尔也提出一个诱人的前景：在未来3-5年之后，TSV技术有望直接连接处理器，SRAM高速缓存和内存，届时内存控制器的概念将小复存在，而如果采用这一架构，TSV将能带来10％的性能提升和大约20％的功耗节约。
不过，TSV技术也必须面对一系列问题，例如在多核芯片中，每个核心都是高热载体，将多个核心堆叠后以TSV技术封装就会遭遇芯片内部散热的挑战，鉴于这一问题难以通过技术手段克服，TSV将更倾向于处理器与存储器的连接，例如处理器的发热量远远高于内存芯片，那么堆叠耐就应该将处理器放在顶部与散热器直接相连，而功耗小，发热低的存储器件则放在底部。这样就能够妥善解决芯片直接叠放带来的内热问题。由于从事TSV技术研究的半导体企业多达十几家，每个企业都有各自的方案，这会带来研究资源的巨大浪费。意识到这一问题。一些半导体企业认为联合发展利大于弊，为此，在今年4月下 旬，一组半导体专家首度聚集在一起为TSV技术草拟行业发展蓝图。按照计划，TSV蓝图将在今年底正式出炉，它将起到促进业界共识、联合发展的目的。而一旦共识能够达成，业界便要着手解决技术性问题，这些问题包括：3D芯片采用何种堆叠方式组俞与排列?如何生产出符合标准的超薄晶圆，如何在低成本前提下钻孔并填充等等；研究者则希望建立一套标准化的3D连线协议来放置芯片问的过孔，该协议也将在TSV发展蓝图中体现。
鉴于IBM已经克服了TSV商用化的技术障碍，它对于TSV联盟就不是很热心，更不可能将自己的成果公之于众。IBM已经计划在2008年生产出通信用的TSV硅锗芯片，并将在2010年量产由TSV连接SRAM缓存的Power处理器。换句话说，TSV在32nm时代有望步入处理器领域。在这可以预见的未来，半导体工业将能够采用TSV技术在一个封装内集成处理器、sRAM高速缓存，SRAM内存与NAND存储器，构建出单芯片电脑，事实上这也是IBM在十余年前就提出的“终极梦想”。
3D芯片的未来前景
由于封装堆叠、芯片堆叠和TSV封装各有特长，3D封装体系就形成齐头并进的态势。封装堆叠在通信芯片领域应用广泛，JEDEC(美国电子器件工程联合委员会)已为它创建了一系列工业标准，使半导体工业在引入封装堆叠时有规可循；封装堆叠主要于手机存储器与逻辑芯片的集成，这项技术为智能手机的小型化立下了汗马功劳；芯片堆叠则广泛用于大容量闪存领域，在可以预见的固态硬盘时代，芯片堆叠注定是个不可缺少的角色。
TSV封装同样可用于闪存芯片的堆叠，但它在微处理器领域的应用更具价值，TSV不仅能够通过分离处理器与SRAM缓存来降低成本，同时也让处理器与SRAM的搭配更加灵活，并有效控制芯片的功耗。可以预见，TSv将对未来的半导体工业产生深远影响，这也是为何TSv技术难度大但众多半导体企业都纷纷投身其中的主要理由。不过，我们并不认为TSV能够很快就取代上述两种3D封装技术，毕竟封装堆叠与芯片堆叠都经历十余年的发展，它们技术成熟、成本低廉，技术还在持续改进中。使得它们在各自领域都具有独到的优势。
总之，3D封装的到来让我们能够预见计算设备轻薄化的前景，或许不需要很多年，我们就可以将高性能计算机像手表一样戴在腕上，或者是将功能强大的智能手机做到令人匪夷所思的尺寸。
芯片堆叠：高容量闪存模块的功臣
与封装堆叠不同，芯片堆叠是在芯片制造过程中将多枚芯片叠放(各芯片通过焊球实现互连)后再整体封装为一个芯片。芯片堆叠的特点在于可以集成数量较多的芯片，而且由于信号连接稳定使它能够胜任高速芯片的要求。目前市场上的3D封装闪存，基本都隶属于这一体系。
a.增加容量的艺术
芯片堆叠同样分为两种类型，其一是MCP(MuIli ChipPackage)，它通常用于多个闪存芯片的堆叠，目前已为闪存工业所广泛采用，另一种则是SCSP(Stacked chip size package)，它主要用于存储器与其他逻辑芯片(比如CPU，图形芯片)的互连，致力于建立“单封装系统”。在商用化体系中，MCP多芯片封装已经普遍做到4-5个芯片的堆叠，这个数字被认为是最具经济效益的结构。而在实验室研究中，闪存工业普遍能够做到10个芯片的MCP——该领域的纪录保持者是三星公司，三星目前已做到16枚芯片的堆叠，并且整个封装的高度控制在1 4mm。可以计算一 下，如果将16颗8Gbit规格的闪存芯片堆叠在一个封装内，单芯片封装密度就达到了16GB。即便是创造120GB容量也只需要8颗这样的MCP芯片，硬盘的尺寸完全可以控制在1.8英寸规格以内，这对于急需大容晕存储器的数字媒体播放器而言是非常理想的。例如在MP3、MP4或UMPC等设备中，这类空间占用极小的大容量闪存芯片就有丰富的需求，而在固态硬盘产品中，多芯片MCP堆叠也非常重要。
b.前进道路遭遇障碍
芯片堆叠的关键技术之一就是硅晶圆的减薄技术。原因很简单，硅晶圆越薄每个芯片的高度就越小，这样一个封装内就能够容纳尽可能多的芯片。在这一领域，通行的做法是综合采用研磨、深反应离子刻蚀法(DRIE)和化学机械抛光法(cMP)等工艺，将硅晶圆减薄到50um以内(极限可达10～15um)。不过从电路性能和芯片可靠性角度考虑，业界人士认为晶圆减薄的极限控制在20um左右较为合适，而三星公司目前则以晶圆减薄至30um为目标，为此三星的工程师必须抛弃传统的晶圆锯，改用高精密的激光来切割晶圆(传统晶圆锯只能用来切割80um左右的晶圆，难以满足30微米超薄晶圆的切割要求)。
TSV封装不仅可用于闪存芯片的堆叠，更可实现处理器的多个核心、处理器与存储器的一体化封装，这也是IBM开发TSV封装的主要目的。TSV的原理并不复杂，简单点说，就是将多个硅片叠放后在连接信号位钻出细微的小孔，通过在小孔内填入钨丝将叠放的芯片连接起来，最后统一封装为…个芯片模块。业界认为，TSV封装大幅超越了前面所介绍的封装堆叠和芯片堆叠方式，借助该技术，原始的硅芯片可以通过几十微米的微细金属填充孔相互“槽嵌(Slot Into)”在一起，芯片间无需采用基层介质黏合，也无需导线来连接信号。体现在电气性能上，TSv封装可以大幅降低3D芯片的功耗，并能够满足更高的数据传输要求。
IBM计划采用渐进方式实现TSV封装的商用化。该技术首先被用于微处理器与接地层的连接，这样做可以稳定芯片的功率分布。不过为了完成这一任务，需要在微处理器中钻出100多个孔来连接稳压器和其他无源器件。目前IBM已经完成相关的设计原型，研发人员表示，此项设计可以将CPU功耗降低20％之多，大大提升了能源的利用率。倘若在硅锗芯片(用于通信领域)中采用TSV技术，那么带来的功耗降低幅度可以达到40％之多，这能够显著提高手机的电池使用时间。
日前，IBM尚未决定在哪一个生产环节中导人TSV技术，但研究人员的最终目标是采用数千个TSV连接实现CPU与存储器问的高带宽、低延迟互连，从而人幅度提升系统性能。IBM首批采用TSV封装拘是“蓝色基因(Blue Gene)”超级计算机的Power处理器，TSV技术将用于处理器与SRAM片外高速缓存的连接。借助这项技术，IBM就可以让Power处理器拥有大容量、高性能的缓存支持，同时有效控制芯片的良品率。IBM目前已经开始在65nm半导体工厂中制造Power处理器和SRAM原型，正式的TSV处理器有望在年内诞生。IBM TSV项目的管理者也表示，对于拥有超过10个内核的处理器来说，TSV技术将非常必要，因为在核心数目众多的情况下，处理器与存储器间的带宽将成为问题，而TSV技术可以保证各个内核都能够拥有足够的缓存资源。一旦这项技术得以实现，也将反过来影响处理器的设计一一内部缓存可能不再需要，处理器与SRAM缓存重新分离，这样做的好处是可以提高处理器的生产良率，制造成本也将进一步降低。此外，TSV具有更出色的性能：与芯片堆叠相比，TSV技术可以将导线的长度缩短1000倍，相当于将数据传输的距离缩小1000倍，同时每个器件的互连稳定性提高100倍。这意味着TSV可以满足任何超高速芯片间的互连需要。
b.Tsv，未来竞争的关键筹码
TSV技术也将成为AMD与英特尔市场竞争的重要筹码。尽管AMD一直在与IBM合作开发工艺技术，但TSV是IBM科研团队长达十余年的心血结晶，未来AMD如果要想使用这项技术，那么也可能需要向IBM申请TSV的特别许可。而英特尔方面则自行开发TSV技术，英特尔 “Tera-Scale”万亿次计算计划的负责人表示，英特尔有可能在未米的80核、万亿次计算性能的处理器中采用这项技术，不过英特尔直到2005年才开始进人TSV研究领域，其80核处理器也只是出于研究目的，TSV芯片的商用化尚无时间表。但英特尔也提出一个诱人的前景：在未来3-5年之后，TSV技术有望直接连接处理器，SRAM高速缓存和内存，届时内存控制器的概念将小复存在，而如果采用这一架构，TSV将能带来10％的性能提升和大约20％的功耗节约。
不过，TSV技术也必须面对一系列问题，例如在多核芯片中，每个核心都是高热载体，将多个核心堆叠后以TSV技术封装就会遭遇芯片内部散热的挑战，鉴于这一问题难以通过技术手段克服，TSV将更倾向于处理器与存储器的连接，例如处理器的发热量远远高于内存芯片，那么堆叠耐就应该将处理器放在顶部与散热器直接相连，而功耗小，发热低的存储器件则放在底部。这样就能够妥善解决芯片直接叠放带来的内热问题。由于从事TSV技术研究的半导体企业多达十几家，每个企业都有各自的方案，这会带来研究资源的巨大浪费。意识到这一问题。一些半导体企业认为联合发展利大于弊，为此，在今年4月下 旬，一组半导体专家首度聚集在一起为TSV技术草拟行业发展蓝图。按照计划，TSV蓝图将在今年底正式出炉，它将起到促进业界共识、联合发展的目的。而一旦共识能够达成，业界便要着手解决技术性问题，这些问题包括：3D芯片采用何种堆叠方式组俞与排列?如何生产出符合标准的超薄晶圆，如何在低成本前提下钻孔并填充等等；研究者则希望建立一套标准化的3D连线协议来放置芯片问的过孔，该协议也将在TSV发展蓝图中体现。
鉴于IBM已经克服了TSV商用化的技术障碍，它对于TSV联盟就不是很热心，更不可能将自己的成果公之于众。IBM已经计划在2008年生产出通信用的TSV硅锗芯片，并将在2010年量产由TSV连接SRAM缓存的Power处理器。换句话说，TSV在32nm时代有望步入处理器领域。在这可以预见的未来，半导体工业将能够采用TSV技术在一个封装内集成处理器、sRAM高速缓存，SRAM内存与NAND存储器，构建出单芯片电脑，事实上这也是IBM在十余年前就提出的“终极梦想”。
3D芯片的未来前景
由于封装堆叠、芯片堆叠和TSV封装各有特长，3D封装体系就形成齐头并进的态势。封装堆叠在通信芯片领域应用广泛，JEDEC(美国电子器件工程联合委员会)已为它创建了一系列工业标准，使半导体工业在引入封装堆叠时有规可循；封装堆叠主要于手机存储器与逻辑芯片的集成，这项技术为智能手机的小型化立下了汗马功劳；芯片堆叠则广泛用于大容量闪存领域，在可以预见的固态硬盘时代，芯片堆叠注定是个不可缺少的角色。
TSV封装同样可用于闪存芯片的堆叠，但它在微处理器领域的应用更具价值，TSV不仅能够通过分离处理器与SRAM缓存来降低成本，同时也让处理器与SRAM的搭配更加灵活，并有效控制芯片的功耗。可以预见，TSv将对未来的半导体工业产生深远影响，这也是为何TSv技术难度大但众多半导体企业都纷纷投身其中的主要理由。不过，我们并不认为TSV能够很快就取代上述两种3D封装技术，毕竟封装堆叠与芯片堆叠都经历十余年的发展，它们技术成熟、成本低廉，技术还在持续改进中。使得它们在各自领域都具有独到的优势。
总之，3D封装的到来让我们能够预见计算设备轻薄化的前景，或许不需要很多年，我们就可以将高性能计算机像手表一样戴在腕上，或者是将功能强大的智能手机做到令人匪夷所思的尺寸。