论文部分内容阅读
论文讨论的是基于VHDL实现在系统编程平衡GOLD码逻辑电路设计，给出周期与相位可编程平衡GOLD码生成电路设计方案。该方案由最长线性移位寄存器与可选反馈支路构成。在此基础上，论文给出了可实现GOLD码码长在511、1023与2047间可编程变化的设计实例及其VHDL代码，经QuaausⅡ6．0编译与仿真后，结果表明采用文中所述的设计方案是可行的。