论文部分内容阅读
现在虽然有那么多颗模拟数字转换器(ADC)可供挑选，但是在应用设计时，想了解哪一颗ADC合用，就绝对没有那么简单。技术手册往往让这个问题变得更加复杂，更何况有好多项规格根本是以料想不到的方式在影响性能。
在选择转换器时，工程师常常只是粗略的看看位数、信号噪声比(SNR)或谐波就下手挑选了。尽管这些规格是很重要，但是其他规格也不可偏废。
规格
分辨率
最为人所误解的转换器规格，大概就是分辨率(resolution)了，分辨率与部件的输出位数有关，但与性能无关。限制实际SNR表现的议题包括热噪声、频率抖动、DNL误差……等，对高性能、高分辨率转换器来说特别真切。
有些技术手册会列出用实际SNR量测，所得到的有效位数(Effective Number of Bits，ENOB)，以计算出用来代表转换器效益的位数。虽然用这个数值来衡量转换器的性能也不错，但是更实用的量测值是噪声频谱密度(noise spectral density)，有dBm／Hz或两种形式。dBm／Hz这种形式要求输入阻抗是已知的，后者则不必。这两种形式可以由已知的取样率、输入范围、SNR(以上由数据表)，以及输入阻抗(用于dBm／Hz的形式)来求得。一旦得出上述两种形式的其中之一，就可以选出合适的转换器，能匹配其前端电路的模拟性能。这个方法比单纯使用分辨率来选择ADC来得更好。
许多用户也关切转换器的寄生性能与谐波性能。这些与分辨率完全是两码子事，但转换器设计人员往往会调整设计，使得谐波性能降到符合预期的分辨率以下。
PSRR
电源拒斥比(Power Supply Rejection Ratlo，PSRR)量测由电源耦合到ADC取样网络，并出现在数字输出端的信号量。有许多转换器只有30dB到50dB的PSRR——噪声与电源在线的信号，只有其输入准位的30dB到50dB以下会出现在输出端。
在正常情况下，在电源接脚上不想要的信号与转换器的输入范围有关。例如，如果电源接脚上的噪声为20mY rms，转换器的输入范围为0.7V rms，则输入端的噪声准位为-31dBFS。如果转换器的PSRR值为30dB，那么噪声(假设其为相关信号)在输出的频谱-中会显示成-61dBFS的频谱线。要决定转换器的电源接脚上，需要做多大的滤波与去耦合，PSRR值是很重要的参数。在所有电源含有高噪声的环境下(如医疗或工业应用)，PSRR值也很重要。
CMRR
共模拒斥比(Common Mode Rejection Ratio，CMRR)是已知的共模信号中，附带出差模信号所占的比例。有很多ADC采用差动输入，以提供共模信号较高的噪声抵抗力，因为差动输入的结构可以很自然拒斥失真产物的偶数阶波。
正如的PSRR，电源涟波也会带出共模信号，并由接地面将高功率的信号带出，射频则透过混波器、射频滤波器，以及应用中的高电场与高磁场处泄漏出来。虽然有许多转换器并未指出CMRR值，因而必须特别注意检讨这项规格，但其往往具备50dB到80dB的优秀CMRR性能。
频率的相关规格
频率相关的规格各有各的重要性，但不一定都会被指出来，有时也难以测定。
输入回转率
频率输入回转率，是要达到额定性能所需的最低回转率。现代转换器的输入频率缓；中器，大都有够大的增益值，以确保取样瞬间界定得很清楚。但是，如果输入回转率太慢，慢到取样瞬间产生高度的不确定性，就会有多余的噪声产生。如果该转换器指定了最低输入回转率，使用者就要做到这个要求，以确保转换器可达到额定的噪声性能。
隙孔抖动
隙孔抖动对ADC来说，就是内部频率的不确定性。ADC的噪声性能受限于频率的抖动，不论是内部频率或是外部频率的抖动都有影响。
在典型的技术手册中，隙孔抖动只用在转换器。外部频率的隙孔抖动，还必须以rms的方式考虑，并加总内部频率的隙孔抖动。对于低频率的应用，抖动可能不是很重要，但随着模拟频率增加，由抖动产生的噪声就会越来越受到注意。若不使用适当的频率，就会得到比预期要差的性能。
除了频率抖动会增加噪声之外，频率信号中，任何一条非频率信号本身的谐波，所产生的频谱线，都会卷积(convolve)到数字化输出，而且当成输出失真显示出来。因此，提供给ADC的频率信号，应该尽可能具有最高的频谱纯度。
隙孔延迟
隙孔延迟，是在应用的取样信号到转换器之间的时间延迟，就在那一瞬间，实际取样到输入信号。现代的转换器，这个时间大多是奈秒以下，可能是正值、负值，甚至是零。在很多应用中，隙孔延迟并不重要。但是，如果得到精确的取样时间点很重要的话，则隙孔延迟就很重要。
转换时间和转换延迟
转换时间(conVersion time)与转换延迟(conversion latency)是两个非常类似的相关规格。转换时间一般适用于转换器，如连续趋近转换器(successive approximation converters，SAR)，其中较高速的频率用于高速处理输入信号，这个输入信号出现在输出的时间远远晚于之前的转换命令，但早于下一个转换命令。从转换命令到转换完成(通常芯片会提供一支信号接脚来指出转换完成)所花费的时间就称为转换时间。
转换延迟一般是用于管线式转换器的术语。这个值是量测管线用于产生数字输出的级数(或是内部数字级数)。这通常是以管线的延迟来表示之。实际转换时间的计算，应该是以这个数乘以应用中所花费的取样期间。
唤醒时间(Wake-up Time)
在用电比较严苛的应用中，在相对停用周期将芯片断电，以节约电力的做法并不罕见。虽然这么做的确可节省相当多的电力，但是当芯片重新开电时，还是需要一段限定时间，才能让内部参考电压稳定，以及让内部频率恢复到可以使用。在这一段时间内，由芯片所产生的转换数据将无法符合预期的规格，或者说根本就是坏的。
输出负载
就像其他数字输出的芯片一样，ADC规格也包括输出驱动能力，特别是CMOS输出的芯片。虽然这项规格对于可靠度来说是很重要的，但是这项能力往往没有受到充分的运用，使得性能并未优化。
在所有高性能的应用中，不但让输出负载最小化很重要，确保该芯片已正确去耦合与布线优化也很重要，这才能使电源接脚上的电压降最少。为了避开部分问题，很多转换器提供LVDS输出。由于LVDS是对称式的输出装置，切换电流可以降低，使整体性能得以提高。如果可行的话，应采用LVDS输出，确保最佳的性能。
未指明的准则
有一项未指明却又极为重要的项目，是ADC的布局。几乎没有什么规格会指出这一点，但是这会显着影响转换器的性能。例如，如果某应用没有包括足够的去耦合电容，则实作上会产生多余的电源噪声。由于PSRR的性能有限，电源噪声就会耦合到模拟输入，搞砸ADC的数字输出频谱，如图3所示。
在选择转换器时，工程师常常只是粗略的看看位数、信号噪声比(SNR)或谐波就下手挑选了。尽管这些规格是很重要，但是其他规格也不可偏废。
规格
分辨率
最为人所误解的转换器规格，大概就是分辨率(resolution)了，分辨率与部件的输出位数有关，但与性能无关。限制实际SNR表现的议题包括热噪声、频率抖动、DNL误差……等，对高性能、高分辨率转换器来说特别真切。
有些技术手册会列出用实际SNR量测，所得到的有效位数(Effective Number of Bits，ENOB)，以计算出用来代表转换器效益的位数。虽然用这个数值来衡量转换器的性能也不错，但是更实用的量测值是噪声频谱密度(noise spectral density)，有dBm／Hz或两种形式。dBm／Hz这种形式要求输入阻抗是已知的，后者则不必。这两种形式可以由已知的取样率、输入范围、SNR(以上由数据表)，以及输入阻抗(用于dBm／Hz的形式)来求得。一旦得出上述两种形式的其中之一，就可以选出合适的转换器，能匹配其前端电路的模拟性能。这个方法比单纯使用分辨率来选择ADC来得更好。
许多用户也关切转换器的寄生性能与谐波性能。这些与分辨率完全是两码子事，但转换器设计人员往往会调整设计，使得谐波性能降到符合预期的分辨率以下。
PSRR
电源拒斥比(Power Supply Rejection Ratlo，PSRR)量测由电源耦合到ADC取样网络，并出现在数字输出端的信号量。有许多转换器只有30dB到50dB的PSRR——噪声与电源在线的信号，只有其输入准位的30dB到50dB以下会出现在输出端。
在正常情况下，在电源接脚上不想要的信号与转换器的输入范围有关。例如，如果电源接脚上的噪声为20mY rms，转换器的输入范围为0.7V rms，则输入端的噪声准位为-31dBFS。如果转换器的PSRR值为30dB，那么噪声(假设其为相关信号)在输出的频谱-中会显示成-61dBFS的频谱线。要决定转换器的电源接脚上，需要做多大的滤波与去耦合，PSRR值是很重要的参数。在所有电源含有高噪声的环境下(如医疗或工业应用)，PSRR值也很重要。
CMRR
共模拒斥比(Common Mode Rejection Ratio，CMRR)是已知的共模信号中，附带出差模信号所占的比例。有很多ADC采用差动输入，以提供共模信号较高的噪声抵抗力，因为差动输入的结构可以很自然拒斥失真产物的偶数阶波。
正如的PSRR，电源涟波也会带出共模信号，并由接地面将高功率的信号带出，射频则透过混波器、射频滤波器，以及应用中的高电场与高磁场处泄漏出来。虽然有许多转换器并未指出CMRR值，因而必须特别注意检讨这项规格，但其往往具备50dB到80dB的优秀CMRR性能。
频率的相关规格
频率相关的规格各有各的重要性，但不一定都会被指出来，有时也难以测定。
输入回转率
频率输入回转率，是要达到额定性能所需的最低回转率。现代转换器的输入频率缓；中器，大都有够大的增益值，以确保取样瞬间界定得很清楚。但是，如果输入回转率太慢，慢到取样瞬间产生高度的不确定性，就会有多余的噪声产生。如果该转换器指定了最低输入回转率，使用者就要做到这个要求，以确保转换器可达到额定的噪声性能。
隙孔抖动
隙孔抖动对ADC来说，就是内部频率的不确定性。ADC的噪声性能受限于频率的抖动，不论是内部频率或是外部频率的抖动都有影响。
在典型的技术手册中，隙孔抖动只用在转换器。外部频率的隙孔抖动，还必须以rms的方式考虑，并加总内部频率的隙孔抖动。对于低频率的应用，抖动可能不是很重要，但随着模拟频率增加，由抖动产生的噪声就会越来越受到注意。若不使用适当的频率，就会得到比预期要差的性能。
除了频率抖动会增加噪声之外，频率信号中，任何一条非频率信号本身的谐波，所产生的频谱线，都会卷积(convolve)到数字化输出，而且当成输出失真显示出来。因此，提供给ADC的频率信号，应该尽可能具有最高的频谱纯度。
隙孔延迟
隙孔延迟，是在应用的取样信号到转换器之间的时间延迟，就在那一瞬间，实际取样到输入信号。现代的转换器，这个时间大多是奈秒以下，可能是正值、负值，甚至是零。在很多应用中，隙孔延迟并不重要。但是，如果得到精确的取样时间点很重要的话，则隙孔延迟就很重要。
转换时间和转换延迟
转换时间(conVersion time)与转换延迟(conversion latency)是两个非常类似的相关规格。转换时间一般适用于转换器，如连续趋近转换器(successive approximation converters，SAR)，其中较高速的频率用于高速处理输入信号，这个输入信号出现在输出的时间远远晚于之前的转换命令，但早于下一个转换命令。从转换命令到转换完成(通常芯片会提供一支信号接脚来指出转换完成)所花费的时间就称为转换时间。
转换延迟一般是用于管线式转换器的术语。这个值是量测管线用于产生数字输出的级数(或是内部数字级数)。这通常是以管线的延迟来表示之。实际转换时间的计算，应该是以这个数乘以应用中所花费的取样期间。
唤醒时间(Wake-up Time)
在用电比较严苛的应用中，在相对停用周期将芯片断电，以节约电力的做法并不罕见。虽然这么做的确可节省相当多的电力，但是当芯片重新开电时，还是需要一段限定时间，才能让内部参考电压稳定，以及让内部频率恢复到可以使用。在这一段时间内，由芯片所产生的转换数据将无法符合预期的规格，或者说根本就是坏的。
输出负载
就像其他数字输出的芯片一样，ADC规格也包括输出驱动能力，特别是CMOS输出的芯片。虽然这项规格对于可靠度来说是很重要的，但是这项能力往往没有受到充分的运用，使得性能并未优化。
在所有高性能的应用中，不但让输出负载最小化很重要，确保该芯片已正确去耦合与布线优化也很重要，这才能使电源接脚上的电压降最少。为了避开部分问题，很多转换器提供LVDS输出。由于LVDS是对称式的输出装置，切换电流可以降低，使整体性能得以提高。如果可行的话，应采用LVDS输出，确保最佳的性能。
未指明的准则
有一项未指明却又极为重要的项目，是ADC的布局。几乎没有什么规格会指出这一点，但是这会显着影响转换器的性能。例如，如果某应用没有包括足够的去耦合电容，则实作上会产生多余的电源噪声。由于PSRR的性能有限，电源噪声就会耦合到模拟输入，搞砸ADC的数字输出频谱，如图3所示。