论文部分内容阅读
传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方案正确。