论文部分内容阅读
在控制伺服电机过程中为减少电流信号波形的谐波成分、降低电机转矩脉动、提高直流电压利用率,针对基于STM32+FPGA的伺服控制装置,设计了一个伺服电机控制信号发生器.充分利用FPGA的高速处理数据特点,使用QuartusⅡ软件,以Verilog HDL语言为编程语言,实现了Clark坐标变换、Park变换及反变换、PI控制、SVPWM技术等模块的电路设计.经仿真测试,表明了该发生器能产生谐波成分较少的PWM波,降低了伺服电机的转矩脉动,实现了对伺服电机的有效控制,具有一定的可行性.