论文部分内容阅读
本文根据H.264/AVC标准中帧内预测的特点,分析了帧内预测的所有预测模式。提出了一种适合于帧内预测的硬件电路结构,有效地减少了电路面积,并提高了解码的性能。该帧内预测硬件电路,使用Verilog HDL硬件描述语言编写代码,同时进行了仿真和验证,并在0.18um CMOS工艺库下进行综合,最高频率能够达到142MHz。