论文部分内容阅读
嵌入核测试通路问题是片上系统设计中的重要问题 由于嵌入核与芯片的输入 /输出管脚没有直接通路 ,因此需要设计专门的测试通路结构对它们进行测试 ,以减少测试时间 ,降低测试成本 提出一种基于遗传算法的优化算法来设计测试通路结构 ,并选取了两个假定的、比较复杂的片上系统作为例子 实验结果表明 ,文中算法搜索到全局最优解 (或近似全局最优解 )的能力优于现有的整数线性规划方法