论文部分内容阅读
阐明了所设计的模式选择的VLSI硬件结构。首先介绍了MPEG-4形状编码中Mode Decision的基本原理，并对在Mode Decision中大量使用的ACQ函数进行化简，在保持计算精度的同时减少了硬件实现所耗费的资源，降低了电路复杂度。接着通过对MPEG-4校验模型中模式选择伪码的分析，将整个Mode Decision模块划分为4个子模块并分别设计其VLSI结构并实现。最后硬件仿真结果与软件运行结果的对比表明了本设计的正确性，综合结果也说明了本设计可以在最低0．97MHz的频率下满足MPEG-4Co