论文部分内容阅读
在集成电路的设计中，常常会遇到CPU与SDRAM或者CPU与Flash之间的高速并行数据总线、地址总线接口设计，为了解决信号完整性问题，可以利用Cadence Allegro软件中的SigXplorer工具，加载入芯片厂商的元器件IBIS模型后，对高速并行总线进行信号特性的仿真观测和分析，继而为电路设计提供依据。设计时运用多种传输线终端匹配策略来抑制和消除信号线上的传输反射。仿真结果表明：合适的总线终端电阻端接方式有利于抑制传输线信号反射，利用仿真软件来选择合理的端接方案和元件参数，对总线以及信号完整性设