论文部分内容阅读
毫米波集成电路在高速/宽带通信、雷达、探测等领域具有广阔的前景。伴随着CMOS工艺进步,基于硅基CMOS设计低成本、低功耗的毫米波前端电路已成为可能。然而在毫米波频段,特别是100 GHz以上,CMOS工艺衬底损耗的影响增大、MOS晶体管的有效跨导降低、击穿电压降进一步降低以及缺少准确器件模型等因素给电路设计带来了挑战,如何通过无源元器件、电路结构优化,设计方法的探索,实现更高频段硅基毫米波集成电路,已成为国际上的研究热点。本论文基于硅基CMOS工艺,以毫米波收发前端系统为设计目标,围绕毫米波收发前端集成电路设计展开了研究,主要的工作与创新如下:1)在D波段(110-170 GHz),首次采用了(MOS)电容中和技术,设计实现了 一款工作频率范围为110-147 GHz的低噪声放大器,并在65 nm CMOS工艺上流片验证。通过调节漏极电感各级放大器的主极点分布拓展带宽,电路实现了37 GHz的3 dB带宽,小信号增益最大值为14.9 dB,最小噪声为7.8 dB。与当前文献报道对比,该电路在增益带宽积方面的性能优异。2)基于65 nm CMOS工艺,研究并设计了 一款高可靠性OOK功率放大器。通过流片验证,该电路的工作频率范围为126-141.5 GHz,3 dB带宽为15.5 GHz,小信号增益为5.5 dB。电路的输出1dB压缩点功率仿真值为4.2 dBm,饱和输出功率为9 dBm,PAE为5.2%,可支持传输速率为20 Gbps的OOK信号传输。3)基于65nmCMOS工艺,研究了采用同一尺寸晶体管组成各级放大器单元的设计方法,设计实现了一款驱动放大器。通过流片验证,该电路工作频率达到93.9-105.6 GHz,小信号增益最大值为9 dB。提出并采用90 nm CMOS工艺设计实现了一种低功耗驱动放大器,可在实现增益设计目标的同时降低电路的直流功耗。通过流片验证,该电路的工作频率范围为45-57 GHz,小信号增益最大值为7.2 dB,直流功耗为5.52 mW。4)提出了 一种带有新型PGS结构的电感改善VCO(压控振荡器)的相位噪声。该电感在电路工作频段的品质因子(～15.7),大于与工艺库提供的同样式电感品质因子(～13.9)。应用该电感设计实现了一款输出信号频率范围为126.6-128.1GHz的VCO,并通过流片验证。同时,提出了一种基于隔离变容管调谐和开关电感技术的VCO。通过流片验证,该VCO输出信号频率范围的测试值在 128.76-129.56 GHz 之间,输出功率范围为-10.6 dBm 至-11.8 dBm。5)常规巴伦工作频率在200GHz以上时相位和幅度不平衡度恶化,影响了混频器的端口隔离度。针对此问题,本论文提出了一种新型平面传输线巴伦,在0-300 GHz频段范围内,该巴伦的幅度和相位不平衡度分别小于0.015和4.5°。基于65 mn CMOS工艺,采用该巴伦设计实现了一款工作在270-290 GHz无源双平衡下变频混频器。针对65 nm CMOS工艺衬底损耗大和MOS晶体管在D频段本征增益低的问题,提出并设计了一款输入信号在120-150 GHz的双平衡下变频混频器,中频端口信号在0-2 GHz时电路的转换增益大于1.5 dB。6)基于上述电路的研究与设计,完成了一款138.68-139.39 GHz的OOK发射机的研究与设计,可支持传输速率为20 Gbps的OOK信号传输。再者,研究并设计了一款D波段零中频接收机,接收机电路的输入频率工作在120-150 GHz时,接收机可实现变频功能,当本振信号功率为10dBm时,I/Q单路最大增益为 18.5dB。