论文部分内容阅读
摘要：电源设计在便携及消费应用中变得越来越重要，嵌入式系统的普及离不开高效可靠电源解决方案，本文以实际应用设计为基础，介绍了利用多通道稳压器设计的小巧可靠电源解决方案。
关键词：稳压器；嵌入式系统；解决方案；ADI
DOI: 10.3969/j.issn.1005-5517.2012.11.002
电源管理在台式计算机和电池供电嵌入式系统中极为常见，但在采用可靠主电源的嵌入式系统中，它通常又被忽略。然而，最终用户和系统设计人员已逐步意识到不受控制电源带来的成本和其它方面的弊端。
幸运的是，电源管理可以相对简单地集成到主电源供电的嵌入式系统中，而且从系统开发的角度而言，高效设计还可以减少散热问题，从而带来其他方面的益处。
首先，我们要了解处理器和电路板架构的要求。基于微处理器和FPGA的现代系统需要越来越多的电压轨，为系统中使用的内核、接口、存储器和精密模拟器件供电。
通常，当前基于微处理器的系统使用分立开关稳压器和低压差稳压器(LDO)来提供电源；但是，随着电路板面积缩小，这也使得设计任务变得复杂。将多个开关稳压器和LDO集成于单个封装中，可以实现小巧、灵活、高效的电源管理解决方案。
将多个器件集成到一个封装中可以带来四大关键优势：尺寸减小、更出色的易用性、更高的可靠性、更低的噪声。
物理尺寸至关重要
解决方案的尺寸对于空间非常宝贵的便携式设计和嵌入式应用至关重要，另外它对主电源供电的解决方案也同等重要。精简电源可以减少所需元件的尺寸和数量，从而降低制造成本。此外还可以减少对环境的影响，并降低运输成本。
借助将多个开关降压稳压器、LDO、电源监控器和看门狗功能集成到单芯片解决方案的最新创新技术，设计人员可以大幅缩小多轨电源解决方案的PCB面积。ADI公司的ADP5034就是一个很好的例子：它是一款集成两个300mA LDO的双通道1.2A降压稳压器，采用24引脚LFCSP封装（见图1）。
集成度越高，就允许使用数量更少、体积更小的外部元件。集成开关稳压器在3MHz频率下工作，允许使用非常小的片式电感，当两个开关稳压器均使能并运行在PWM模式下时，它们配置为反相运行方式。这样可以减小所需输入电容的尺寸和成本。
将基于单芯片多路输出稳压器的电源解决方案布局与图2中的分立方法比较，结果表明，分立解决方案需要在97 mm2的电路板空间上放置22个元件，而集成解决方案只需在72 mm2面积内放置19个元件。
集成解决方案
随着设计周期的不断压缩，器件制造商要求电源解决方案不仅易于设计，而且还能在今后使用中可以易于修改。这使设计团队无需具备相关复杂深奥的电源知识和丰富经验，即可完成设计。设计团队能够加快开发过程，满足更加紧凑的产品发布日程。
具有专用使能引脚的集成稳压器让电源设计人员能够使能或禁用硬件中的每个稳压器，而不需要软件参与，同时能够轻松控制供电轨的时序。能够使用外部电阻分压器来设置各个稳压器输出是另一项创新，让设计人员能够在原型开发期间更改输出电压。因此，可以更加轻松地实施需要不同输出电压组合的新设计。
多通道稳压器（如图2所示的微型PMU）内置针对各种I/O电压和输出电容的补偿功能，此外还集成软启动和保护电路。所有这些特性都可以缩短设计和故障排除时间。
器件制造商正着手简化电路板布局和器件贴放，引脚排列都考虑到让无源组件尽可能靠近各稳压器放置。即便工程师对电源电路设计不甚熟悉或完全不了解，也不必再害怕使用复
图2 多通道稳压器体积更小，而且更加易于使用
杂的多路输出稳压器，届时只需遵循制造商的电路板布局和元件选型指南即可。
系统可靠性更高
与分立解决方案相比，使用多通道稳压器设计改进了出现早期故障时的可靠性，因为在PCB上需要放置和检查的元件较少。产品生命周期后期可能出现故障的器件和电路连接也比较少。此外，通过将电源监控器、看门狗定时器和多个稳压器集成到单芯片解决方案中，还改进了系统级可靠性和寿命。
有些多路输出稳压器通过集成用于监控I/O电压轨的高精度上电复位电路，进一步增强了可靠性。在基于微处理器的典型系统中，上电复位电路用来确保内核电压轨处于正确的电平，然后才会让处理器离开复位状态。监控这些供电轨有助于确保最终产品更加可靠。
随着新型微处理器和FPGA的内核电压轨越来越低，高精度上电复位电路变得更加重要。例如，ADP5041提供外部电阻可编程的上电复位，整个温度范围内的精度为±1.5%，从而能够精准地监控最新一代微处理器、ASIC和FPGA的低压内核供电轨。这款器件还集成看门狗定时器，可以监控微处理器代码执行活动，保证处理器安全可靠地工作。
为提高电表等远程系统的可靠性和正常工作时间，该稳压器集成了另一个看门狗电路。如果系统不能正常工作或正确响应，这样可以让远程系统能够自动“周期供电”。
低噪声解决方案
电磁噪声仍然在困扰着基于微处理器的嵌入式系统的设计人员，并且随着设计变得日益复杂，这一问题还在恶化。电源通常是这类不良噪声的来源。
通过小心地排列器件引脚，可以减小电磁噪声的影响。让外部无源元件尽可能靠近各稳压器，可以最大程度地减小电路板寄生效应和噪声。
另一个电源噪声源是在突发模式下的稳压器。强制PWM开关稳压器工作在恒定PWM模式下可以消除这一问题。多通道稳压器上提供专用 MODE引脚，因此允许通过微处理器I/O端口进行控制，当受电电路对宽带噪声敏感时，这一特性非常有用。
为了进一步减少噪声，新的集成功率器件通过在集成LDO上提供低输入电压范围进行了优化。这使它们能够将其中一个降压稳压器与LDO相结合，从而提供高效率的低噪声输出。例如，集成到ADI公司μPMU中的LDO采用1.7V至5.5V的输入范围。降压稳压器可以用作前置稳压器，实现5V输入到1.8V输出的高效率压降，然后将此1.8V电压施加于LDO的输入端，以提供低噪声的1.2V输出，从而为敏感的模拟电路供电。
集成LDO具有高电源抑制比（即便Vin-Vout裕量较低）和低固有噪声。此外，稳压器之间的串扰也被降至最小。为噪声敏感型电路供电时，所有这些特性都很重要。
同时，ADP5034采用了相移技术；集成降压稳压器180°反相工作，从而减少了对输入滤波的需求，并允许使用更小的输入电容。
关键词：稳压器；嵌入式系统；解决方案；ADI
DOI: 10.3969/j.issn.1005-5517.2012.11.002
电源管理在台式计算机和电池供电嵌入式系统中极为常见，但在采用可靠主电源的嵌入式系统中，它通常又被忽略。然而，最终用户和系统设计人员已逐步意识到不受控制电源带来的成本和其它方面的弊端。
幸运的是，电源管理可以相对简单地集成到主电源供电的嵌入式系统中，而且从系统开发的角度而言，高效设计还可以减少散热问题，从而带来其他方面的益处。
首先，我们要了解处理器和电路板架构的要求。基于微处理器和FPGA的现代系统需要越来越多的电压轨，为系统中使用的内核、接口、存储器和精密模拟器件供电。
通常，当前基于微处理器的系统使用分立开关稳压器和低压差稳压器(LDO)来提供电源；但是，随着电路板面积缩小，这也使得设计任务变得复杂。将多个开关稳压器和LDO集成于单个封装中，可以实现小巧、灵活、高效的电源管理解决方案。
将多个器件集成到一个封装中可以带来四大关键优势：尺寸减小、更出色的易用性、更高的可靠性、更低的噪声。
物理尺寸至关重要
解决方案的尺寸对于空间非常宝贵的便携式设计和嵌入式应用至关重要，另外它对主电源供电的解决方案也同等重要。精简电源可以减少所需元件的尺寸和数量，从而降低制造成本。此外还可以减少对环境的影响，并降低运输成本。
借助将多个开关降压稳压器、LDO、电源监控器和看门狗功能集成到单芯片解决方案的最新创新技术，设计人员可以大幅缩小多轨电源解决方案的PCB面积。ADI公司的ADP5034就是一个很好的例子：它是一款集成两个300mA LDO的双通道1.2A降压稳压器，采用24引脚LFCSP封装（见图1）。
集成度越高，就允许使用数量更少、体积更小的外部元件。集成开关稳压器在3MHz频率下工作，允许使用非常小的片式电感，当两个开关稳压器均使能并运行在PWM模式下时，它们配置为反相运行方式。这样可以减小所需输入电容的尺寸和成本。
将基于单芯片多路输出稳压器的电源解决方案布局与图2中的分立方法比较，结果表明，分立解决方案需要在97 mm2的电路板空间上放置22个元件，而集成解决方案只需在72 mm2面积内放置19个元件。
集成解决方案
随着设计周期的不断压缩，器件制造商要求电源解决方案不仅易于设计，而且还能在今后使用中可以易于修改。这使设计团队无需具备相关复杂深奥的电源知识和丰富经验，即可完成设计。设计团队能够加快开发过程，满足更加紧凑的产品发布日程。
具有专用使能引脚的集成稳压器让电源设计人员能够使能或禁用硬件中的每个稳压器，而不需要软件参与，同时能够轻松控制供电轨的时序。能够使用外部电阻分压器来设置各个稳压器输出是另一项创新，让设计人员能够在原型开发期间更改输出电压。因此，可以更加轻松地实施需要不同输出电压组合的新设计。
多通道稳压器（如图2所示的微型PMU）内置针对各种I/O电压和输出电容的补偿功能，此外还集成软启动和保护电路。所有这些特性都可以缩短设计和故障排除时间。
器件制造商正着手简化电路板布局和器件贴放，引脚排列都考虑到让无源组件尽可能靠近各稳压器放置。即便工程师对电源电路设计不甚熟悉或完全不了解，也不必再害怕使用复
图2 多通道稳压器体积更小，而且更加易于使用
杂的多路输出稳压器，届时只需遵循制造商的电路板布局和元件选型指南即可。
系统可靠性更高
与分立解决方案相比，使用多通道稳压器设计改进了出现早期故障时的可靠性，因为在PCB上需要放置和检查的元件较少。产品生命周期后期可能出现故障的器件和电路连接也比较少。此外，通过将电源监控器、看门狗定时器和多个稳压器集成到单芯片解决方案中，还改进了系统级可靠性和寿命。
有些多路输出稳压器通过集成用于监控I/O电压轨的高精度上电复位电路，进一步增强了可靠性。在基于微处理器的典型系统中，上电复位电路用来确保内核电压轨处于正确的电平，然后才会让处理器离开复位状态。监控这些供电轨有助于确保最终产品更加可靠。
随着新型微处理器和FPGA的内核电压轨越来越低，高精度上电复位电路变得更加重要。例如，ADP5041提供外部电阻可编程的上电复位，整个温度范围内的精度为±1.5%，从而能够精准地监控最新一代微处理器、ASIC和FPGA的低压内核供电轨。这款器件还集成看门狗定时器，可以监控微处理器代码执行活动，保证处理器安全可靠地工作。
为提高电表等远程系统的可靠性和正常工作时间，该稳压器集成了另一个看门狗电路。如果系统不能正常工作或正确响应，这样可以让远程系统能够自动“周期供电”。
低噪声解决方案
电磁噪声仍然在困扰着基于微处理器的嵌入式系统的设计人员，并且随着设计变得日益复杂，这一问题还在恶化。电源通常是这类不良噪声的来源。
通过小心地排列器件引脚，可以减小电磁噪声的影响。让外部无源元件尽可能靠近各稳压器，可以最大程度地减小电路板寄生效应和噪声。
另一个电源噪声源是在突发模式下的稳压器。强制PWM开关稳压器工作在恒定PWM模式下可以消除这一问题。多通道稳压器上提供专用 MODE引脚，因此允许通过微处理器I/O端口进行控制，当受电电路对宽带噪声敏感时，这一特性非常有用。
为了进一步减少噪声，新的集成功率器件通过在集成LDO上提供低输入电压范围进行了优化。这使它们能够将其中一个降压稳压器与LDO相结合，从而提供高效率的低噪声输出。例如，集成到ADI公司μPMU中的LDO采用1.7V至5.5V的输入范围。降压稳压器可以用作前置稳压器，实现5V输入到1.8V输出的高效率压降，然后将此1.8V电压施加于LDO的输入端，以提供低噪声的1.2V输出，从而为敏感的模拟电路供电。
集成LDO具有高电源抑制比（即便Vin-Vout裕量较低）和低固有噪声。此外，稳压器之间的串扰也被降至最小。为噪声敏感型电路供电时，所有这些特性都很重要。
同时，ADP5034采用了相移技术；集成降压稳压器180°反相工作，从而减少了对输入滤波的需求，并允许使用更小的输入电容。