论文部分内容阅读
提出了一种基于分布式算法（DA）和专用累加器的高性能DCT结构。该专用累加器由32压缩器、42压缩器、条件和选择器（CSS）和超前进位加法器构成，可以在单周期内实现来自LUT的四个部分积的累加。文章提出的结构以50％的额外硬件资源，实现基于循环累加的传统DA结构8倍的数据处理速度。分析了不同运算精度的条件下，DCT结构在面积和速度上的优化。该DCT结构设计采用TSMC0．18μm工艺库，其工作频率可达120MHz，达到每秒480兆像素的处理能力。